

# درس معماری کامپیوتر

## پیشرفته

دکتر غلامی

مراجع: مهندسی کامپیوٹر پیترسون

eh.gholami@gmail.com

- ۴ مرزه ارائه
- ۱۴ مرزه استعمال بایانی
- ۲ مرزه ارائه روش یا ایده جدید

کارآئی: عبارتست از تعداد پردازش هایی که در واحد زمان انجام می شود.

$$\text{performance} = \frac{1}{\text{exe-time}}$$

کارآئی و سرعت دو پردازنده از هم هستند که در انتخاب سیستم های عنوان آئینه کارآئی هستند است که از

$$P_{m_1} = \frac{1}{x} \quad , \quad P_{m_2} = \frac{1}{y} \quad , \quad \frac{P_{m_1}}{P_{m_2}} = \frac{\frac{1}{x}}{\frac{1}{y}} = \frac{y}{x}$$

کارآئی ماتنی -

در پرسنل کارآئی بین دو ماتنی متفاوت است که در درجه نسبت کارآئی آخنابه بین دو پردازنده بازنگشت عکس دارد.

زمان پاسخ: حدت زمانی سریع تا خاتمه اجرای دستور را زمان پاسخ نوین.

والش - رمزگشایی - اجرا  
وابسته بردازندۀ حافظه

زمان اجرا: فقط شامل مدت زمان اجرای دستور می باشد. به زمان اجرا CPU-time نیز گفته می شود.

زمان اجرای موارد زیادی بستگی دارد مانند نوع مداراتی که برای اجرای آن دستور پیش بینی شده است.

زمان کاربری User CPU-time (معمولاً به صورت نهت افزاری است)

زمان سیستم System CPU-time (معمولاً به صورت نهت افزاری یا نرم افزاری می باشد) CPU-time (در محاسباتی های پیشرفته)

\* زمان سیستم برای مشحون نهادن اینکه کلاسی از CPU ها و فلیپم اجرای این دستور را به عهده بگیرد در تظریه برداخته می شود.

کامپیوتر از دو زمان فرق (زمان کاربری و زمان سیستم) می تواند باعث افزایش کارآئی سیستم گردد.

مغول اهمیت پرسنل کارآئی سیستم، بین نامه خاص را روی آن انجام می دهد. لذا برای پرسنل کارآئی سیستم مدت زمان اجرای آن نامه خاص را در تظریه برداختند.

$$\text{CPU time for a program} = \left( \begin{array}{l} \text{Number of clock for a program} \end{array} \right) \times \text{Time of each clock}$$

با توجه به آنکه زمان مرکلک به فرکانس بستگی دارد و عبارت از  $\frac{1}{f}$  clock time = رابطه فوق را می‌توان به صورت زیر نیز بیان نمود:

$$\text{CPU time for a program} = \left( \begin{array}{l} \text{Number of clock for a program} \end{array} \right) \times \frac{1}{F}$$

↓  
 Clock Rate  
 یا  
 clock cycle  
 یا  
 مدت زمان یک مرکلک

23, 15, 14

## CMSC 611: Advanced Computer Architecture

### Performance

Some material adapted from Mohamed Younis, UMBC CMSC 611 Spr 2003 course slides  
Some material adapted from Hennessy & Patterson / © 2003 Elsevier Science

## Integrated Circuits: Fueling Innovation

- Technology innovations over time

Year	Technology used in computers	Relative performance/unit cost
1951	Vacuum tube	1
1965	Transistor	35
1975	Integrated circuits	900
1995	Very large-scale integrated circuit	2,400,000

Advances of the IC technology affect H/W and S/W design philosophy

کارآیی به معنای اجرای ترانسیستورها موفق است. بی ترانسیستور ممکن است بین از کسی دستور باشد. نکته ای که باید توجه شود آن است که ممکن است تعداد ۱۰۰ ارسطر قابل اجراشون را در مرتبط ترانسیستورها تفاوت نداشند. در سنجش کارآیی یعنی چه مقدار از ترانسیستورها به صورت ممکن انجام شده است.


3

## Moore's Law

- Transistors double every year
  - Revised to every two years
  - Sometimes revised to performance instead of transistors

Year	Processor	Transistors
1971	4004	2,300
1974	8080	4,500
1978	8086	29,000
1989	i486	1,200,000
1993	Pentium	3,100,000
2000	Pentium 4	42,000,000
2004	Itanium 2	592,000,000

(Source: Intel)



(Wikipedia)

میزان توان مصرفی در بعضی جاها مانند Web Server فهم نیت و هم صورت نادیده هواه در اختیار است در صورت که قابل درستی سیستم همگر قدریت توان مصرفی وجود دارد.

4

## Defining Performance

- Performance means different things to different people, therefore its assessment is subtle
- Analogy from the airlines industry:
- How to measure performance for an airplane?
    - Cruising speed (How fast it gets to the destination)
    - Flight range (How far it can reach)
    - Passenger capacity (How many passengers it can carry)

Airplane	Passenger capacity	Cruising range (miles)	Cruising speed (m.p.h.)	Passenger throughput (Passenger × m.p.h.)
Boeing 777	375	4650	610	228,750
Boeing 747	470	4150	610	266,700
BAC Concorde	132	4000	1350	179,200
Douglas DC-8-50	146	8720	533	79,424

Criteria of performance evaluation differs among users and designers

برای تعريف بازدهی یا throughput باید شحفن عالیم ماشین قادر است مه کاری را انجام دهد. مثلاً برای یک Web Server، انجام رستورات یا ترانسیستورها به عنوان بازدهی آن تعریف شود. مثلاً تعداد سرویس که بر کاربران خوردن زده، بازدهی سیستم را شحفن می‌نماید. یا مثلاً سرویس مرطوب آموزش می‌داند گاه برای من قدر را شجوبایی نماید. این ترانسیستورها online از ترانسیستورهای ریافت غایی به عنوان بازدهی تعریف می‌شوند. معنی پاره است که بازدهی با throughput را تعریف نمی‌نماید.

performance یا کارآیی رام عنوان نقدار استورای یا کارهای که را صورت انجام می‌شود و یا به صورت Execution time تعریف می‌گردید ولی در این رابطه قید شده است که زمان اجرای سیستم است و یا بین اینها برای سیستم را می‌دانند و برای اینکه برای خواهیم داشت می‌توانیم در میان اینها باشد که می‌گیریم مقایسه غایب نباشد که این را برای مقایسه آنها در نظر بگیریم.

5

## Performance Metrics

- Response (execution) time:
  - The time between the start and the completion of a task
  - Measures user perception of the system speed
  - Common in reactive and time critical systems
  - Single-user computer
- Throughput:
  - The total number of tasks done in a given time
  - Relevant to batch processing (billing, credit card processing)
  - Also many-user services (web servers)
- Power:
  - Power consumed or battery life
  - Especially relevant for mobile

در مایوسوتوری نه رستورات متفاوت انجام می‌دهد بلکه حسابه کارآیی کدام زمان را در تضیییع سخن است که ممکن است زمان) محترم کارآیی رام مانع نهد و رستورات طولانی تر را زمان اجرای طولانی تری هستند بین کارآیی را مشخص می‌نمایند. در صورتی که می‌گذرد آنها را در نظر بگیریم بازهم مقدار دفعه کارآیی سخن خواهد بود.

6

## Response-time Metric

- Maximizing performance means minimizing response (execution) time

$$\text{Performance} = \frac{1}{\text{Execution time}}$$

پارامترهایی که در سنجش کارآیی سیستم هستند:

- ۱- زمان پاسخ (Response Time) : مدت زمان بین شروع و اتمام سیستم است.
- ۲- بازرسی (Throughput) : نقدار کارها یا بردگشتهای که در یک مدت معین انجام می‌شود.
- ۳- توان مصرفی (power) : مصرف توان یا طول عمر باطری

## Response-time Metric

$$\text{Performance} = \frac{1}{\text{Execution time}}$$

- Performance of Processor P<sub>1</sub> is better than P<sub>2</sub> if
  - For a given work load L
  - P<sub>1</sub> takes less time to execute L than P<sub>2</sub>

Performance (P<sub>1</sub>) > Performance (P<sub>2</sub>) w.r.t L

$$\Rightarrow \text{Execution time (P}_1, L) < \text{Execution time (P}_2, L)$$

## Response-time Metric

$$\text{Performance} = \frac{1}{\text{Execution time}}$$

- Relative performance captures the performance ratio
  - For the same work load

$$\text{Speedup} = \frac{\text{CPU Performance (P}_2)}{\text{CPU Performance (P}_1)} = \frac{\text{Total execution time (P}_1)}{\text{Total execution time (P}_2)}$$

برای سیستم مخصوص کار محاسباتی speedup را می‌توان از زایده زیر بینست آوردن:

$$\text{speedup} = \frac{\text{زمان اجرای کامل P}_1}{\text{کار آرایی کامپیوترا P}_2} = \frac{\text{کار آرایی کامپیوترا P}_1}{\text{زمان اجرای کامل P}_2}$$

در راست افزایش معمول آن به جای زمان اجرای افزایش کار استفاده می‌شود.

## Designer's Performance Metrics

- Users and designers measure performance using different metrics
  - Users: quotable metrics (GHz)
  - Designers: program execution

CPU execution time for a program = CPU clock cycles for a program × Clock cycle time

$$\text{CPU clock cycles for a program} \over \text{Clock rate}$$

- Designer focuses on reducing the clock cycle time and the number of cycles per program
- Many techniques to decrease the number of clock cycles also increase the clock cycle time or the average number of cycles per instruction (CPI)

## Example

A program runs in 10 seconds on a computer "A" with a 400 MHz clock. We desire a faster computer "B" that could run the program in 6 seconds. The designer has determined that a substantial increase in the clock speed is possible, however it would cause computer "B" to require 1.2 times as many clock cycles as computer "A". What should be the clock rate of computer "B"?

- Why would this happen?
  - Maybe one operation takes one full clock cycle at 400 MHz ( $1/400 \text{ MHz} = 2.5 \text{ ns}$ )
  - All the rest take less than one cycle
  - Split this operation across multiple cycles
  - Can now increase clock rate, but also increase total cycles

کارایی یا performance را از دوربین‌گاه می‌توان مرور بررسی قرار داد :

۱- از دید کاربرهای نهایی نهایی سیستم استفاده می‌کنند.

۲- از دید طراحان سیستم

\* از دید کاربر مردمی که دارای عذرخواهی نیستند کار بالاتری است دارای کارایی بیشتر است در صورتی از دیدیں طراح، زمان اجرا و بروزگرانی برنامه دار است که سرعت انجام می‌شود.

مدت زمان هر کلک = زمان اجرای CPU برای یک برنامه گفته می‌شود  
 طبق مسئله زمان هر کلک و نیز تعداد کلک‌ها برای اجرای یک برنامه باعث افزایش  
 کارآئی سیستم شود.

11

## Example

A program runs in 10 seconds on a computer "A" with a 400 MHz clock.  
 We desire a faster computer "B" that could run the program in 6 seconds.  
 The designer has determined that a substantial increase in the clock speed is  
 possible, however it would cause computer "B" to require 1.2 times as many clock  
 cycles as computer "A". What should be the clock rate of computer "B"?

$$\text{CPU time (A)} = \frac{\text{CPU clock cycles}}{\text{Clock rate (A)}} \quad 10 \text{ seconds} = \frac{\text{CPU clock cycles of program}}{400 \times 10^6 \text{ cycles/second}}$$

$$\text{CPU clock cycles of program} = 10 \text{ seconds} \times 400 \times 10^6 \text{ cycles/second} \\ = 4000 \times 10^6 \text{ cycles}$$

To get the clock rate of the faster computer, we use the same formula

$$6 \text{ seconds} = \frac{1.2 \times \text{CPU clock cycles of program}}{\text{clock rate (B)}} = \frac{1.2 \times 4000 \times 10^6 \text{ cycles}}{\text{clock rate (B)}}$$

$$\text{clock rate (B)} = \frac{1.2 \times 4000 \times 10^6 \text{ cycles}}{6 \text{ second}} = 800 \times 10^6 \text{ cycles/second}$$

محاسبه زمان CPU

یک برنامه از مجموعه‌ای از دستورات تکمیل شده است لذا زمان اجرای آن از روایط زیربرابر است اور:

12

## Calculation of CPU Time

$$\text{CPU time} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Clock cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Clock cycle}}$$

$$\text{CPU time} = \text{Instruction count} \times \text{CPI} \times \text{Clock cycle time}$$

Or

$$\text{CPU time} = \frac{\text{Instruction count} \times \text{CPI}}{\text{Clock rate}}$$

Component of performance	Units of measure
CPU execution time for a program	Seconds for the program
Instruction count	Instructions executed for the program
Clock cycles per instructions (CPI)	Average number of clock cycles/instruction
Clock cycle time	Seconds per clock cycle

مثال: یک برنامه در مدت ۱۰ ثانیه بر روی ماشین A که دارای کلک ۴۰۰ مگا هرتز است اجرا می‌شود. ما  
 نویم داریم با یک کالکولاتور بزرگ سرعت را این برنامه را در مدت ۶ ثانیه اجرا می‌کنیم. در اینجا  
 کالکولاتور بزرگ باشد که دارای چه فرکانس کلکی باشد که بتواند این کار را انجام دهد؟ اگر بخواهیم تعداد کلک‌های  
 ماشین B را به اندازه ۲/۱ برابر ببینیم باید را نصویرت تعداد کلک‌های ماشین B را بدستگیریم اوریه.

$$A: 10 \text{ s} = \frac{x}{400 \text{ MHz}} \rightarrow x = 4000 \times 10^6 \text{ = تعداد کلک A} \quad 1 = 1.2 \times x$$

$$B: 6 \text{ s} = \frac{4000 \times 10^6}{f_B} \rightarrow f_B = \frac{4000 \times 10^6}{6} \text{ Hz} = \frac{4000}{6} \text{ MHz} \quad \Delta = \frac{1.2 \times 4000 \times 10^6}{6} = 800 \times 10^6$$

با توجه اینکه دیگر طراحان به زبان اجرای برنامه است لذا برای بهبود سیستم طراح می‌تواند تعداد کلاسها را برای اجرای برنامه کمتر نماید. البته زمان کل کمتر شود زمان اجرای برنامه کمتر می‌شود ولی نکته ای وجود دارد تکنولوژی ساخت تراشه‌ها و گیت‌های محدود است را برای کلاس ایجاد نمی‌کند.

13

## CPU Time (Cont.)

- CPU execution time can be measured by running the program
- The clock cycle is usually published by the manufacturer
- Measuring the CPI and instruction count is not trivial
  - Instruction counts can be measured by: software profiling, using an architecture simulator, using hardware counters on some architecture
  - The CPI depends on many factors including: processor structure, memory system, the mix of instruction types and the implementation of these instructions

در مثال صفحه قبل مساهده می‌شود که فریانز کارماشین A ۲۰۰ میلی‌ثانیه زمان اجرای آن را برابر با نیمی نسبت به کارماشین B دارد.

14

## CPU Time (Cont.)

- Designers sometimes use the following formula:

$$\text{CPU clock cycles} = \sum_{i=1}^n CPI_i \times C_i$$

Where:  $C_i$  is the count of number of instructions of class  $i$  executed  
 $CPI_i$  is the average number of cycles per instruction for that instruction class  
 $n$  is the number of different instruction classes

تفصیل تعداد کلاس وابسته به سازنده‌ان است ولی برای اجرای سیستم توان بالاستفاده از تکنیکی تعداد کلاس را کاهش دار نمی‌گیرد از پردازش‌های موازی استفاده می‌شود. هیچین مقدار حافظه نیز در تعداد کلاس‌های مورد نیاز برای اجرای سیستم توان نمی‌گیرد.

مراحل سیستم گاهی اوقات برای بدست آوردن زمان CPU از رابطه زیر استفاده می‌نمایند:

$$\text{CPU clock cycles} = \sum_{i=1}^n CPI_i \times C_i$$

**مثال ۲** فرض کنید برای دو مجموعه رستوران دلای مکان رویاره سازی متفاوت داشته باشیم. بررسی ماسنین A مدت زمان هر کلک برابر ناچنایس و CPI برابر ۲ است. در ماسنین B مدت زمان هر کلک ۲ ناچنایس و CPI برابر ۱.۲ است. کدامیک از این ماسنین ها برنامه را سریع‌تر اجرا نماید و مقدار چقدر؟ در درو ماسنین رستورات بیسانی را برای برنامه اجراء کنند. در تظریک بزرگ‌تر بودن مقدار رستورات برابر I باشد.

15

## Example

Suppose we have two implementation of the same instruction set architecture. Machine "A" has a clock cycle time of 1 ns and a CPI of 2.0 for some program, and machine "B" has a clock cycle time of 2 ns and a CPI of 1.2 for the same program. Which machine is faster for this program and by how much?

Both machines execute the same instructions for the program. Assume the number of instructions is "I".

$$\text{CPU clock cycles (A)} = \boxed{I} \times 2.0 \quad \text{CPU clock cycles (B)} = \boxed{I} \times 1.2$$

The CPU time required for each machine is as follows:

$$\begin{aligned} \text{CPU time (A)} &= \text{CPU clock cycles (A)} \times \text{Clock cycle time (A)} \\ &= \boxed{I} \times 2.0 \times 1 \text{ ns} = 2 \times \boxed{I} \text{ ns} \end{aligned}$$

$$\begin{aligned} \text{CPU time (B)} &= \text{CPU clock cycles (B)} \times \text{Clock cycle time (B)} \\ &= \boxed{I} \times 1.2 \times 2 \text{ ns} = 2.4 \times \boxed{I} \text{ ns} \end{aligned}$$

Therefore machine A will be faster by the following ratio:

$$\frac{\text{CPU Performance (A)}}{\text{CPU Performance (B)}} = \frac{\text{CPU time (B)}}{\text{CPU time (A)}} = \frac{2.4 \times I \text{ ns}}{2 \times I \text{ ns}} = 1.2$$

بنابراین ماسنین A به مقدار ۱.۲ برابر سرعت‌تر از ماسنین B خواهد بود.

16

## Comparing Code Segments

A compiler designer is trying to decide between two code sequences for a particular machine. The hardware designers have supplied the following facts:

Instruction class	CPI for this instruction class
A	1
B	2
C	3

For a particular high-level language statement, the compiler writer is considering two code sequences that require the following instruction counts:

Code sequence	Instruction count for instruction class		
	A	B	C
1	2	1	2
2	4	1	3

Which code sequence executes the most instructions? Which will be faster? What is the CPI for each sequence?

### Answer:

Sequence 1: executes  $2 + 1 + 2 = 5$  instructions

Sequence 2: executes  $4 + 1 + 1 = 6$  instructions



تیال فوق برای برآمدگی این بود که مقادیر CPI، صورت میانگین داره شده بود. حال آنکه برای دو ماشین A و B رستوران اجرای هر سفر تعداد کل اکتفاوهای لازم باشد در آن صورت از رابطه زیر استفاده می‌شود:

$$\text{CPU clock cycles} = \sum_{i=1}^n CPI_i \times C_i$$

17

## Comparing Code Segments

Using the formula: CPU clock cycles =  $\sum_{i=1}^n CPI_i \times C_i$

Sequence 1: CPU clock cycles =  $(2 \times 1) + (1 \times 2) + (2 \times 3) = 10$  cycles  
 Sequence 2: CPU clock cycles =  $(4 \times 1) + (1 \times 2) + (1 \times 3) = 9$  cycles

Therefore Sequence 2 is faster although it executes more instructions

Using the formula:  $CPI = \frac{\text{CPU clock cycles}}{\text{Instruction count}}$

Sequence 1: CPI =  $10/5 = 2$   
 Sequence 2: CPI =  $9/6 = 1.5$

Since Sequence 2 takes fewer overall clock cycles but has more instructions it must have a lower CPI

پس نباید کارآئی ماشین را به روشنی می‌دان بررسی نمود.

18

## The Role of Performance

- Hardware performance is a key to the effectiveness of the entire system
- Performance has to be measured and compared to evaluate designs
- To optimize the performance, major affecting factors have to be known
- For different types of applications
  - different performance metrics may be appropriate
  - different aspects of a computer system may be most significant
- Instructions use and implementation, memory hierarchy and I/O handling are among the factors that affect the performance

اولین روش برای محاسبه کارآئی سفت افزاری است clock Rate. بنت افزاری است سخت افزاری و دهم نم افزاری است زیرا CPI نسبت تعداد کلاک های CPU به تعداد رستوران CPI هم سخت افزاری و دهم نم افزاری است. آنها را با استفاده از روش مای خاص تغییر را در بین افزار در کارآئی بیار می‌زند. درین میان می‌توان تغییرات را در بنت افزار ایجاد کرد.

## Calculation of CPU Time

$$\text{CPU time} = \frac{\text{Instruction count} \times \text{CPI}}{\text{Clock rate}}$$

	Instr. Count	CPI	Clock Rate
Program	X		
Compiler	X	X	
Instruction Set	X	X	
Organization		X	X
Technology			X

$$\text{CPU clock cycles} = \sum_{i=1}^n \text{CPI}_i \times C_i$$

Where:  $C_i$  is the count of number of instructions of class  $i$  executed  
 $\text{CPI}_i$  is the average number of cycles per instruction for that instruction class  
 $n$  is the number of different instruction classes

## Important Equations (so far)

$$\text{Performance} = \frac{1}{\text{Execution time}}$$

$$\text{Speedup} = \frac{\text{Performance (B)}}{\text{Performance (A)}} = \frac{\text{Time (A)}}{\text{Time (B)}}$$

$$\text{CPU time} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Cycle}}$$

$$\text{CPU clock cycles} = \sum_{i=1}^n \text{CPI}_i \times \text{Instructions}_i$$

## Amdahl's Law

*The performance enhancement possible with a given improvement is limited by the amount that the improved feature is used*

Execution time after improvement =

$$\frac{\text{Execution time affected by the improvement}}{\text{Amount of improvement}}$$

→ Execution time unaffected

- A common theme in Hardware design is to *make the common case fast*
- Increasing the clock rate would not affect memory access time
- Using a floating point processing unit does not speed integer ALU operations

Example: Floating point instructions improved to run 2X; but only 34% of actual instructions are floating point

$$\text{Exec-Time}_{\text{new}} = \text{Exec-Time}_{\text{old}} \times (0.66 + .34/2) = 0.83 \times \text{Exec-Time}_{\text{old}}$$

$$\text{Speedup}_{\text{overall}} = \text{Exec-Time}_{\text{old}} / \text{Exec-Time}_{\text{new}} = 1/0.83 = 1.205$$

## Ahmdal's Law Visually

Time<sub>old</sub>



Time<sub>new</sub>



## Ahmdal's Law for Speedup

$$\text{Time}_{\text{old}} = \text{Time}_{\text{old}} * (\text{Fraction}_{\text{unchanged}} + \text{Fraction}_{\text{enhanced}})$$

$$\text{Time}_{\text{new}} = \text{Time}_{\text{old}} * \left( \text{Fraction}_{\text{unchanged}} + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}} \right)$$

$$\begin{aligned} \text{Speedup}_{\text{overall}} &= \frac{\text{Time}_{\text{old}}}{\text{Time}_{\text{new}}} = \frac{\text{Time}_{\text{old}}}{\text{Time}_{\text{old}} * \left( \text{Fraction}_{\text{unchanged}} + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}} \right)} \\ &= \frac{1}{\text{Fraction}_{\text{unchanged}} + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}}} \end{aligned}$$

$$\text{Speedup}_{\text{overall}} = \frac{1}{(1 - \text{Fraction}_{\text{enhanced}}) + \frac{\text{Fraction}_{\text{enhanced}}}{\text{Speedup}_{\text{enhanced}}}}$$

۹۳/۱۲/۲۱

pipeline، حفظ داده تا پس از اجرای مجموعه دستورات اعلان شده افرادی هستند. اجرای دستورات ممکن است در ترتیبی مورث pipeline صورت گیرد و ازین در حالت خارج نشوند.


## CMSC 611: Advanced Computer Architecture

از خصوصیات pipeline آنست که مدت اجرای مجموعه دستورات تقریباً کاملاً مجزا شود. این روش برای انجام عملیات کارهای کامپیوچر سرعت اجرای مجموعه را کاهش می‌دهد. این روش برای سیستم‌های کامپیوچر نیز بسیار مورث است.

Some material adapted from Mohamed Younis, UMBC CMSC 611 Spr 2007 course slides  
Some material adapted from Hennessy & Patterson / © 2003 Elsevier Science

مثال زیر کار را به صورت مجموعه از ستون، فشک کردن و اطراف رول تقریباً در هشت دقیقه خواهد کارست  
لیکن راستنم، فشک کردن و اطمینان نداشتن. برای هشت دقیقه، فشک کردن ۴ دقیقه و اطمینان ۴ دقیقه زمان نیاز است.

### Sequential Laundry




- Washer takes 30 min, Dryer takes 40 min, folding takes 20 min
- Sequential laundry takes 6 hours for 4 loads
- If they learned pipelining, how long would laundry take?


Slide: Dave Patterson

در این فرآیند کارهای کامپیوچر مجموعه دستورات مورث است. این فرآیند ۶ ساعت زمان لازم است. از این زمان ۳۶۰ دقیقه زمان نیاز داریم در صورتی که استفاده از pipeline نباشد. این این راه را از هنوز می‌دانیم. از این زمان ۳۶۰ دقیقه زمان نیاز داریم در صورتی که با استفاده از این روش مدت زمان که طول می‌کشد تا ۷۲۰ دقیقه شود. فرشته داده و اطمینان نداشتن ۲۱۰ دقیقه کاملاً مجزا شود. البته باید توجه نمود که این مقدار بیان از سیستم pipeline استفاده نموده باشد. این مقدار تغییک ممکن است باشد و بسته به سیستم.

اولین قدم در pipeline مکانیکی کار، تغذیه درست منابع آن کار است. pipeline بجز این اینکه مکانیکی تها را گستاخ نمایند و بکمربعد اجرای کل کارها را خواهیم داشت و باعث ارتقای کار آنی کل کارها شود. امکان آن سه بتوان روی سیم از pipeline استفاده نمود آن است که امکان استفاده از چند مسیر بطور دفعه مان را داشتم باشم.



در حالت استفاده از pipeline توجه این نکته ضروری است که هم نتایج متناسب باشد راهی زنا اجران پس از  
نیازمند لذا ماباید نزدیک زمان را برلی آجردار تظریه ایم مانند زمانی سه متر خواهیم کار را در باریتین داشت  
قرار داشتم مجبوریم ته این زمان را برای میان مسافت بزرگترین کار مستقر نشاند -




هدف از به کاربردن pipeline اسان افزایش کارآیی رسمیت می باشد. زمان سه pipeline انتشاره  
مکنیم حداقل سیزان کارآیی میزان تعداد مراضل pipeline نسبت به حالت تریس افزایش می باید بین  
۱ تا ۲۰ برابر تعداد مراضل pipeline میله باشد در این فرمت میزان کارآیی حداقل در هشتین حالت  
بهتر حالت تریس خواهد شد یا به مواردی اگر تعداد مراضل ۲۰ مرحله باشد، کارآیی حداقل ۲۰ برابر  
حالت تریس خواهد شد.

پیک از عوامل که باعث شود میزان سریعی speed up به نزدیک speed up باشد زمان اجرای مراحل pipeline خواهد بود لذتی در مراحل کارهای تعلیک همچنین هم علاوه بر شرایط بالا از نظر مدت زمانی هم تقریباً بیان باشند و تفاوتی با هم نداشته باشند.

5

## MIPS Instruction Set

- RISC characterized by the following features that simplify implementation:
  - All ALU operations apply only on registers
  - Memory is affected only by load and store
  - Instructions follow very few formats and typically are of the same size



6

## Single-cycle Execution





Figure: Dave Patterson

پیک از عوامل، شروع کارگری pipeline با ویژگی آن است. برای آنکه کارهای سریع به انجام برسد pipeline کند مدت زمانی طول برداشته آن زمان برشدن یا fill لفته منشود. همین زمان خواهد بود که تا مل کارها انجام شود که اصطلاحاً آن زمان خالی شدن pipeline یا drain خواهد بود.

هر صورت کارهایی که دارد pipeline نوشیتر باشد بروز برداری از pipeline بیشتر خواهد بود. در واقع در صورت کارهای بسته زمان برشدن خالی شدن بین کارهای بسته مرتب شده بینایی زمان برشدن و خالی شدن می تواند مقدار speed up را تغییر دهد.

نماینده اوقات لازم است بعضی از کارهای این کارهای بزرگ صفت تعلیق درآیند. هر مرتبه تعداد این کارهای مسلسل بیشتر شود باعث کاهش تسریع یا speedup نخواهد شد.

توانایی speedup یا تسریع سیستم در زمانی که از pipeline استفاده کنیم حداقل به میزان را حل انجام pipeline است.



در مایکروسافت RISC تقدار استر و قابل استورات محدود نمیشود.

## **Multi-Cycle Implementation of VLSI**

- MIPS**

چک مریت کردن می باشد است سی دستور بینیں در گیر خارج نمایم و خود را حفظ کنید

  - ☞ Instruction fetch cycle (IF)
 
$$IR \leftarrow \text{Mem}[PC]; \quad NPC \leftarrow PC + 4$$
  - ☞ Instruction decode/register fetch cycle (ID)
 
$$A \leftarrow \text{Regs}[IR_{5..10}]; \quad B \leftarrow \text{Regs}[IR_{11..15}]; \quad Imm \leftarrow ((IR_{16})^{16} \# \# IR_{16..31})$$
  - ☞ Execution/effective address cycle (EX)
 

<u>Memory ref:</u>	$ALUOutput \leftarrow A + Imm;$
<u>Reg-Reg ALU:</u>	$ALUOutput \leftarrow A \text{ func } B;$
<u>Reg-Imm ALU:</u>	$ALUOutput \leftarrow A \text{ op } Imm;$
<u>Branch:</u>	$ALUOutput \leftarrow NPC + Imm; \quad Cond \leftarrow (A \text{ op } 0)$
  - ☞ Memory access/branch completion cycle (MEM)
 

<u>Memory ref:</u>	$LMD \leftarrow \text{Mem}[ALUOutput] \quad \text{or} \quad \text{Mem}(ALUOutput) \leftarrow B;$
<u>Branch:</u>	$\text{if (cond)} \quad PC \leftarrow ALUOutput;$
  - ☞ Write-back cycle (WB)
 

<u>Reg-Reg ALU:</u>	$\text{Regs}[IR_{16..20}] \leftarrow ALUOutput;$
<u>Reg-Imm ALU:</u>	$\text{Regs}[IR_{11..15}] \leftarrow ALUOutput;$
<u>Load:</u>	$\text{Regs}[IR_{11..15}] \leftarrow LMD;$

تاسیساتی برای ریسترنیک ها استفاده کنید


Fetch  
کاپیسٹر نام تریول  
واں  
اجارول  
دربت اوون  
آرنس ٹیکنولوژی  
فقط

در کامپیوچر نایم پر سول  
وراصل ام از این استر  
چهار مرطبات.

برصیره راهنمایی مراحل اجرای کسی رکورس و حلم پور  
fetch dicode رکتاب مانو مرافق اجرای کسی رکورس و حلم پور  
رکنایی سویریام پترول دو هاقط خیزد جوده اردنم ملیعه دسترات و درگیری  
جهت راهه بکاره نورد.  
کسی از خصوصیات کسی سویریام پترول آن است به این ایجاد pipeline رایم  
سامی رله.  
آریز رکورس و حلم پور را در نیات PC مارادر

چون هر رستوره باید حافظه را کمپرس و باز پرس و نیاز دارد می‌باشد درستور بعدی را در  
جهان خارج از بعده شروع خواهد شد.

در حاسوبهای مانو هر رستور ۳۲ بیت را رها قطع اتفاق جنگ در صورتی که  
کامپرسر باید پیش از هر رستور در جهان خارج شود باید در زیرهم قرار گیرد لذا فضایی  
از حافظه کمتر است اما هر رستور اتفاق هستورهای دو عمل لنت فرمت افزایی باشد



3-bit bus

9

## Single Cycle



- Cycle time long enough for longest instruction
- Shorter instructions waste time
- No overlap

Figure: Dave Patterson

کامپرسر نمی‌تواند فندهای خود را برای اجرای دیگر مجبور به بروز می‌نماید لذا راستورهای عالی می‌باشند

- والش


- دیکرک

- اجرا

- رستور، بحاطه

write back

## Multiple Cycle



رستور store تواند ۸۰ نانو ثانیه از سیکل شروع بر رستور بعدی خواهد.


- Cycle time long enough for longest stage
- Shorter stages waste time
- Shorter instructions can take fewer cycles
- No overlap

حات مانند سیکل هسترات دلیل اینهم  
و اقتصادیست


Figure: Dave Patterson

برخلاف رستورها، رستورات هسترات معمولی عمل نمی‌کنند بلکه بطوریکه برای اجرای هر رستور مجبور به سیکل را فعال نماییم که  
این سیکل باید باندازه مدت زمان لازم برای اجرای آن رستور مفهول باشد. در صورتی که مدت زمان این سیکل  
باید رید، کامپرسور مادر صورت موقتاً است که بتواند در مدت زمان آن سیکل رستورات را با این برساند.  
در کامپرسورها رستورات متفاوت با مدت زمان اجرای متغیر و محدود دارند که هسترات های این سیکلی مدت زمان  
کلاً باید طویل باشد که لذت داشت. تبلوانت درین رستورات این سیکل اجرا شوند لذا برای بعضی از رستورات که سرعت دسته  
مقداری آن را از زمان خواهیم داشت، نباید باید پیاره سازی این سیکل باعث هدر رفتن زمان برای رستورات که مدت زمان کمتری  
باید دارند شود.

اگر کامپیوتر یک مسیر باشد من توان آن را به مرور pipeline استفاده نمود بلکه با برداشتن آن زمان حلای عورت و سین به مرور pipeline استفاده نمایم. مدت زمان سیکل هارا با بدین فرمول انتخاب نمایم که کمترین دستورات قابل اجرا باشند لذا در اجرای دستورات به مرور pipeline حداقل دستور را مثلاً **load** که نیاز به چند سیکل دارد را انتخاب نمایم.





{ - مدت زمان اجرا  
- مدت زمان بین اجر



مدت زمان اجرا :

مدت زمان متوسط اولین دستور را شروع آخرين دستور را هم يزد هدف اين مقدار مبتدا سه عمل مدل اين است که زمان پاسخ نو تا هم است زمان داشتم زمان پاسخ برای مجموع زمان استاروزمان اجرا می باشد. در pipeline زمان اجرا تعیین شده تند در صریح که زمان استارکامش من باشد.

- کارکریک pipeline بہ حدیود بگزارد :
- هر مرحلہ دستورات بینتر مسود کارکری بیشتر مسود و مزما اجرای کی دستور تغییر نہ کند.
  - برائے برض از دستورات متعلق مکن اسٹ زمان اجرانیت ہے حالت تیس بینتر شد.



در حالت استفادہ از pipeline متابعہ محدود نہ زیاد بین شروع اولین دستور و پسوند دستور  
چهارم فقط ہے نافذ نہیں است.


## Pipeline Performance

- Pipeline increases the instruction throughput
  - not execution time of an individual instruction
- An individual instruction can be **slower**:
  - Additional pipeline control
  - Imbalance among pipeline stages
- Suppose we execute 100 instructions:
  - Single Cycle Machine
    - $45 \text{ ns/cycle} \times 1 \text{ CPI} \times 100 \text{ inst} = 4500 \text{ ns}$
  - Multi-cycle Machine
    - $10 \text{ ns/cycle} \times 4.2 \text{ CPI} (\text{due to inst mix}) \times 100 \text{ inst} = 4200 \text{ ns}$
  - Ideal 5 stages pipelined machine
    - $10 \text{ ns/cycle} \times (1 \text{ CPI} \times 100 \text{ inst} + 4 \text{ cycle drain}) = 1040 \text{ ns}$
- Lose performance due to fill and drain

در مثال فوق مقایسه ای بین اجرای برآن کامپیوเตورهای تک سیلی، هندسیل و pipeline صورت گرفته است.

## Pipeline Datapath

- Every stage must be completed in one clock cycle to avoid stalls
- Values must be latched to ensure correct execution of instructions
- The PC multiplexer has moved to the IF stage to prevent two instructions from updating the PC simultaneously (in case of branch instruction)



در پیاده‌سازی pipeline باید هر محله بعل داشتن و قفسه در یک سیل اجرای شور عین مرحله اجرای pipeline باید به صورت یکت سردهم انجام شود. همچنین لسترات باید میشود سرهم وارد شوند.

<sup>1</sup> در اجرای pipeline باید از یک سری حافظه‌های موقت بنام latch استفاده گردید تا زمان اجرای صیغه دستورات مطابق شویم. بقدار latch‌ها باید برابر  $n-1$  باشد<sup>2</sup> تعداد مرحله اجرای pipeline مرباشد. نیز آندر ۱۵ مرحله برای اجرای pipeline داریم بقدر  $n$  عدد latch انتیاز داریم.

علیغم استفاده از حافظه های latch بازم ممکن است مخاطره های وحور را سه باشد که لذارند به کار آیند لازم است یا ب راسته باشیم که باید شناسایی شده و ب طرف گردند. این مخاطرات را می توان structured hazard - مخاطری Data hazard - دیتا Control hazard - کنترل معرفت زیر را نمود: انواع Hazard:


Stage	Any Instruction		
	ALU	Load or Store	Branch
IF	$IFID.IR \leftarrow IFM[PC]$ $IFID.NPC.PC \leftarrow \{ \text{if } (EX/EM2.opcode == \text{branch}) \& EX/EM2.cond: [EX/MEM ALUOutput] \text{ else } (PC + 4) \}$		
ID	$ID/EX.A \leftarrow Regs[IFID.IR ... n]$ $ID/EX.B \leftarrow Regs[IFID.IR ... n]$ $ID/EX.NPC \leftarrow IFID.NPC$ $ID/EXIR \leftarrow IFID.IR$ $ID/EX.Imm \leftarrow [IFID.IR ... ]^n \text{ and } [IFID.IR ... n]$		
EX	$EX/MEM.IR \leftarrow ID/EX.IR$ $EX/MEM ALUOutput \leftarrow ID/EX.A \oplus ID/EX.B$ $EX/MEM cond \leftarrow 0$ $EX/MEM ALUOutput \leftarrow ID/EX.A \oplus ID/EX.Imm$ $EX/MEM cond \leftarrow 1$	$EX/MEM.IR \leftarrow ID/EX.IR$ $EX/MEM ALUOutput \leftarrow ID/EX.A + ID/EX.Imm$ $EX/MEM cond \leftarrow 0$ $EX/MEM.B \leftarrow ID/EX.B$	$EX/MEM ALUOutput \leftarrow ID/EX.NPC + ID/EX.Imm$ $EX/MEM cond \leftarrow 0$ $EX/MEM cond \leftarrow ID/EX.A \oplus 0$
MEM	$MEM/WB.IR \leftarrow EX/MEM.IR$ $MEM/WB ALUOutput \leftarrow EX/MEM ALUOutput$	$MEM/WB.IR \leftarrow EX/MEM.IR$ $MEM/WB.LMD \leftarrow \text{Mem}[EX/MEM ALUOutput]$ Or $MEM/WB ALUOutput \leftarrow EX/MEM.B$	
WB	$Regs[MEM/WB.IR ... n] \leftarrow MEM/WB ALUOutput$ Or $Regs[MEM/WB.IR ... n] \leftarrow MEM/WB.LMD$	For load only: $Regs[MEM/WB.IR ... n] \leftarrow MEM/WB.LMD$	

های مخاطره هایی هستند که قبل از این کار باعث خاموش کار آیند Hazard های این مجموعه باید ترتیب می گردند لذا برای افزایش ترتیب باید با استفاده از عرضه های دیگر این مخاطره ها ب طرف خاتمه می گردند.

Pipeline Hazards
<ul style="list-style-type: none"> <li>Cases that affect instruction execution semantics and thus need to be detected and corrected</li> <li>Hazards types           <ul style="list-style-type: none"> <li>Structural hazard: attempt to use a resource two different ways at same time               <ul style="list-style-type: none"> <li>Single memory for instruction and data</li> </ul> </li> <li>Data hazard: attempt to use item before it is ready               <ul style="list-style-type: none"> <li>Instruction depends on result of prior instruction still in the pipeline</li> </ul> </li> <li>Control hazard: attempt to make a decision before condition is evaluated               <ul style="list-style-type: none"> <li>branch instructions</li> </ul> </li> </ul> </li> <li>Hazards can always be resolved by waiting</li> </ul>


های مغایر در وقتی که pipeline اجرا می شود رسته ای از رسترات را بهم سریعتر می کند. اولین کارهای بتوان این برآورده را به صورت pipeline اجرا نمود آن است که بتوان آن را مرحله نبینی کرد. Hazard های ساختاری در واقعیت افکار را باشد. توسعه ای از این افکار باید بتوان متنبای مختلف دستورات را مرحله نبینی کرد. در واقعیت افکار را باشد ایجاد تکلیف مراحل را فرام نماید. زمانی که دستوراتی را به صورت pipeline اجرا می کنیم در خیلی از مواقع ممکن است دستورات به قلم وابسته باشند و نتوان آنها را تکلیف نمود.

## Visualizing Pipelining



Slide: David Culler

## Example: One Memory Port/Structural Hazard



Slide: David Culler

در مقابل فرق هم می خواهیم در حافظه نویسی و هم در رستورانش می خواهیم از حافظه بخوانیم که این امر باعث ایجاد خطای شود. به این نوع فرآورده بخطاری یا سخت افزاری گفته می شود. برای رفع این اشکال یا باید با ایجاد حباب منتظر باشیم یعنی سفت اوری را اجرای رستورات بعدی ایجاد نباشیم یا از سفت افزارهای ریز استفاده کنیم.

```

if A < B
  r1 = r2 + r3
else
  r1 = r4 + r5

```


مخاطره های ساختاری را فقط به صورت سخت افزاری می توان بروز راند.  
 در واقع ممکن است بین مقایسه با مخاطره های ساختاری وجود دارد:  
 ۱- مستطلاً عالیم معنی عمل آن مرحله را نمی توان تسلیح کرد یعنی بست افزار اساتید  
 مرحله زاند است، با این پیشگیری بناجا برای تأخیر را تصلیح نماییم.

۲- سخت افزار برای تغییر دهنده - ۲۱

## Resolving Structural Hazards

1. Wait
  - Must detect the hazard
    - Easier with uniform ISA
  - Must have mechanism to stall
    - Easier with uniform pipeline organization
2. Throw more hardware at the problem
  - Use instruction & data cache rather than direct access to memory

## Detecting and Resolving Structural Hazard



Slide: David Culler

$$r_1 = r_2 + r_3$$

واین داره

$$r_2 = r_1 + r_4$$



در این مثال عمل دنگ کردن را استور دوم و اجرای رستور اول هم دارد  
من فراهم نیام شود در صورتیکه زمانی من توان راستور بینی را اجرای  
میکند که راستور قبلی کاملاً اجرایش باشد. این نوع مخاطره را  
مخاطره دنگی می نامند.

23

## Stalls & Pipeline Performance



$$\begin{aligned} \text{Pipelining Speedup} &= \frac{\text{Average instruction time unpipelined}}{\text{Average instruction time pipelined}} \\ &= \frac{\text{CPI unpipelined}}{\text{CPI pipelined}} \times \frac{\text{Clock cycle unpipelined}}{\text{Clock cycle pipelined}} \end{aligned}$$

$$\text{Ideal CPI pipelined} = 1$$

$$\begin{aligned} \text{CPI pipelined} &= \text{Ideal CPI} - \text{Pipeline stall cycles per instruction} \\ &= 1 - \text{Pipeline stall cycles per instruction} \end{aligned}$$

$$\text{Speedup} = \frac{\text{CPI unpipelined}}{1 + \text{Pipeline stall cycles per instruction}} \times \frac{\text{Clock cycle unpipelined}}{\text{Clock cycle pipelined}}$$

Assuming all pipeline stages are balanced


$$\text{Speedup} = \frac{\text{Pipeline depth}}{1 + \text{Pipeline stall cycles per instruction}}$$

مخاطره های دنگی را هم می توان به صورت سفت افزایی و هم صورت نرم افزایی برطرف نمود.  
مخاطرات دنگی زمانی بوجود آید که بخواهیم از راههای استفاده غاییم قبل از آنکه آن راهه بدست آید.

24

## Data Hazards

Time (clock cycles)



Slide: David Culler


در شکل فوق مساهده می‌گردد مانع خواهیم از راههای استفاده غاییم که در نتیجه نشود  
پس عمل مخاطره دنگی بوجود آید. در سقوطیم هم می خواهیم از راههای استفاده غاییم که در نتیجه  
بعدی تغییر می شود. اما مشاهده می شود که از راستور حرام به بعد نشاند بوجود نمی آید. همان‌طوره که مشاهده می شود در راستور اول WB محمل شست داره انجام می شود لذار راستور حرام در نیم دوم من توان از نتایج برای راهه استفاده  
میزد و در اینجا انتها بوجود نمی آید. تو در هر چهار آن WB میزد و کردن آن میزد و کریک میکنند انجام می شود را آن  
هر بار در راهه انجام می خواهیم این مفهوم را تایپ کرد، آمد:

سه نوع مخاطراتی وجود دارد:  
 ۱- خواندن بعد از نوشت  
 ۲- نوشت بعد از خواندن  
 ۳- نوشت بعد از نوشت

25

## Three Generic Data Hazards

- Read After Write (RAW)  
 $Instr_j$  tries to read operand before  $Instr_i$  writes it

  
 I: add r1, r2, r3  
 J: sub r4, r1, r3

- Caused by a “Data Dependence” (in compiler nomenclature). This hazard results from an actual need for communication.


Slide: David Culler

با استفاده از روش های نرم افزاری و سفت افزاری یا باید از وقوع مخاطرات (تیا حلبویری عالیم یا آنر) به وقوع پیوست آنوار انتها حفیض داده و بر طرف عالیم.

26

## Three Generic Data Hazards

- Write After Read (WAR)  
 $Instr_j$  writes operand before  $Instr_i$  reads it

  
 I: sub r4, r1, r3  
 J: add r1, r2, r3  
 K: mul r6, r1, r7

- Called an “anti-dependence” in compilers.
  - This results from reuse of the name “r1”.
- Can’t happen in MIPS 5 stage pipeline because:
  - All instructions take 5 stages, and
  - Reads are always in stage 2, and
  - Writes are always in stage 5

Slide: David Culler

## Three Generic Data Hazards

- Write After Write (WAW)  
Instr<sub>j</sub> writes operand before Instr<sub>i</sub> writes it.

```
I: mul r1,r4,r3  
J: add r1,r2,r3  
K: sub r6,r1,r7
```

- Called an "output dependence" in compilers
  - This also results from the reuse of name "r1".
- Can't happen in MIPS 5 stage pipeline:
  - All instructions take 5 stages, and
  - Writes are always in stage 5
- Do see WAR and WAW in more complicated pipes

Slide: David Culler

۹۷، ۱، ۲۰

## CMSC 611: Advanced Computer Architecture


### Pipelining

Some material adapted from Mohamed Younis, UMBC CMSC 611 Spr 2003 course slides  
Some material adapted from Hennessy & Patterson / © 1993 Elsevier Science

2

## Data Hazards


Time (clock cycles)



Slide: David Culler


هانگریه دقته سد برای رفع بخاطره دستا کی از روش ها استutar است که این کار باشد ایجاد تأخیر مجدد لذاباید سعی شود این مکمل بدن ایجاد تأخیر بر مرفت شود. برای رفع احوال مریط از مفاظه رستا کی از راه ها استفاده از forwarding است.

لatch مانند یک نویسنده است که مقدار موقت اطلاعات همراه با ذخیره می‌کند. این امکان را می‌دهد اطلاعات دستور اول را ذخیره نماید و اطلاعات مربوط به دستور دوم را در ثبات های خودش بپرسد. در اینحالت ALU در دستور دوم قرار است از اطلاعات مبادله استفاده کند که هنوز اطلاعات در آن ثبت نگردد است ولی به صورت میکنند در ALU مربوط به ALU قرار دارد و ALU مرتکب از این اطلاعات مربوط



Slide: David Culler

به خودش استفاده میکند. لذا از تضریف افتخاری امکان را فراهم نماییم که ورودی ALU به خودش احتراز می‌شود که در آن عمل forward می‌شوند. در دستور دوم شرمنهای forward مربوط حافظه استفاده نماید. این مسیرها را از طریق سمت افتخاری و توپوت مسیرهای فیدین ایجاد می‌نمایم.




Slide: David Culler

گاهی اوقات هنر با استفاده از Hazard Forwarding دستور load را خواهد دارد. آن در دستورات forward و store وجود داشته باشد، علیرغم استفاده از Forwarding باز هم بخطاطه داره بوجود آمد.

در دستور load اباید ابتدا داره از حافظه پیدا شده و آنرا وارد latch نماییم و سپس در ثبات قرار دهیم. از تقریب مانی چون در این حالات بکسر مرحله عقب تر هستیم می‌توان از حذفی latch امیربط هم حافظه استفاده نمود. به این مفهوم اصطلاحاً Hazard هایی که نتیجه شوکه یا forwarding هم نمی‌توان آنها را زین

برد. برای رفع  
Hazard این  
حتماً باید بآزمایش  
زمانی منتظر عالیم

## Data Hazard Even with Forwarding



6

## Resolving Load Hazards



- Adding hardware? How? Where?
- Detection?
- Compilation techniques?
- What is the cost of load delays?

Slide: David Culler

برای رفع Hazard های مربوط به load دستور forward باز آنها امیربط نمود یا باید منتظر افزایش دیگری اضافه نماییم یا ترتیب اجرای دستورات را تغییر دهیم. در صورت باید توجه نماییم که در اجرای هر کدام از این روش ها باید بررسی نماییم آیا روش به کاربرده شده از تقریب هستیم این به صرفه است یا بهتر است که منتظر باشیم. در صورت بکسر مرحله این باید وجود داشته باشد که ابتدا تشخیص دهد و بعده دستور را روی تشخیص دهنده از کدام روش برای امیربط نمودن آن استفاده نماید.

۱۱

تاکنون من گفتم باید رفع Hazard می‌توان که Wait ایجاد نموده و اجراه ورود کل مرامل رستور را به Pipeline ندهیم ولی برای رستوراتی مانند load یا store در صورتی که مفاخرهای رخ دهنده می‌توان بجا از آنها کل مرامل رستورات را با ایجاد حباب در حالت انتظار قرار دهیم فقط همان مرحله‌ای را به ایجاد متناهه من نماید را نتظر غایبی - هُنَّ این روش آن است که در ورود رستورات و قدرای ایجاد نمی‌شود. این روش که روش نفت افکاری است



پس از روش‌های بروطی محدود Hazard های مربوط رسترا استفاده از روش جابجایی رستورات است. در مثال فوق با توجه به آنکه رستور  $Rc$  ندارد لذا با جابجایی این رودستور می‌توان Hazard رسترا را بروطی نمود. این روش روحیه ای استفاده از تغیرهای از پردازنده‌های برای اجرای pipeline رستورات مستحب است. شکل این روش که در آن موقعیت صرف است رستورات را بگویند جایجا عنوان که معتبرین Hazard مربوط رسترا و خود را ننماید. بروطی عورت Hazard های رسترا این روش اصلی الگوریتم قابلیتی ندارد و در حقیقی از جاهای احتمال حابجایی رستورات وجود ندارد. ۲۳

## Instruction Set Connection

- What is exposed about this organizational hazard in the instruction set?
- k cycle delay?
  - bad, CPI is not part of ISA
- k instruction slot delay
  - load should not be followed by use of the value in the next k instructions
- Nothing, but code can reduce run-time delays
- MIPS did the transformation in the assembler

Slide: David Culler

## Pipeline Hazards

- Cases that affect instruction execution semantics and thus need to be detected and corrected
- Hazards types
  - Structural hazard: attempt to use a resource two different ways at same time
    - Single memory for instruction and data
  - Data hazard: attempt to use item before it is ready
    - Instruction depends on result of prior instruction still in the pipeline
  - Control hazard: attempt to make a decision before condition is evaluated
    - branch instructions
- Hazards can always be resolved by waiting

Hazard های لستی مخاطراتی هستند که در روتورات شرطی یا اشتعاب (پرش) با آنها بروز نموده نیست. این نوع مخاطرات را می‌توان فقط با استفاده از روش‌های سخت‌افزاری و نرم‌افزاری بهبود نمود و نمی‌توان ۱ آنها را از بین برداشت.


در فعال زیرسیان شده است اگر ۱۲ بهمن ۹۳ باشیم خانه ۳۴ حافظم برش غایب در عنید اسپورت رستورانی  
اهمیت داشت این مفاهیم مرتبط با Hazard کنترل خواهد بود اگر شرط را احتمال نکنیم و رستورات را به ترتیب  
اصلاح نماییم در آن صورت اگر شرط برقرار بوده باشد رستوران ۱۸ و ۲۲ نوباید احرا من شده اند و اگر  
تعقیری ایجاد شده باشیم باید دوباره آنرا به حالت اول برگردانیم و اگر برش غایب نماییم و شرط برقرار نباشد در

## **Control Hazard on Branches**

### **Three Stage Stall**


طبق معايير تقييم مرستور، بait را رها قائم اتفاقی می‌نماید بنابراین  
دلخواهات آتا هم‌تا تعین آدریس می‌رسند.

```
10: beq r1,r3,36
    |
14: and r2,r3,r5
    |
18: or  r6,r1,r7
    |
22: add r8,r1,r9
    |
36: xor r10,r1,r11
```



Slide: David Culler

## Datapath Reminder



ساده‌ترین راه حل برای پر مرف موزوں مخاطره‌کنترلی منتظر ماندن است یا اجرای دستور شرط نه  
این روش بدترین روش است . روش دوم تجربه است لعنه بیشین کنیم که شرط درست است یا نادرست  
روش ریگر تجربه آماری یا پیش‌بینی آماری است لعنه برآسان عوشر برداری‌های انجام شده تجربه  
بزیم لعنه به صورت هوشمندانه و برآسان تجربه و کارهای قبلی که انجام شده ، پیش‌بینی را انجام دهیم .  
روش دیگر تجربه بنوع دستور دارد مثلاً برای دستور ۰۵ هتل آن است که روش را انجام ندهیم در صورتی  
برای دستور ۰۵ ، ۰۶ و ۰۷ بخیر آن است که روش غاییم .

آندر دستورات شرط بیش از ترکیبی نیاز دارند. اگر  $\oplus$  دستورات به صورت شرطی باشند و هر دستور تک سیکل نیاز را داشته باشند، برای رفع مخاطره کنترلی دو کار باید انجام دار: ۱- تشخیص دهنده شرط برقرار است یا نه که این کار با حفظ کردن پرمیم بیان انجام می‌شود. ۲- آرس مورجایی که قرار است پردازش به آنچه انجام شود را بدهد.

13

## Example: Branch Stall Impact

- If 30% branch, 3-cycle stall significant!
- Two part solution:
  - Determine branch taken or not sooner, AND
  - Compute taken branch address earlier
- MIPS branch tests if register = 0 or  $\neq 0$
- MIPS Solution:
  - Move Zero test to ID/RF stage
  - Adder to calculate new PC in ID/RF stage
  - 1 clock cycle penalty for branch versus 3

Slide: David Culler

14

## Pipelined MIPS Datapath




Figure: Dave Patterson

چون هر دستور تک سیکل انجام می‌شود لذا در صورت انتهاه تشخیص دارن شرط مبپوریم و سیکل به عقب برگردیم که به این کار جایم شد یا پنالتی لغنه می‌شود. همچنین تعداد سیکل های مرتبه اصلی کم دستور بیشتر در صورت جایم شد تعداد سیکل بیشتری باشد به عقب برگشت خالیم.

1

برای برخور ریا Hazard های کنترلی چهار روش به صورت زیر ارائه گردیده است ؟

- ۱- منتظر بمانم تا بینیم شرط درست است یا نه
- ۲- با فرض برقرار نبودن شرط حلوویم (معمولاً ۴۷٪ دستورات براساس معادل سیستم پیشون شرطها بقدرت نیست)
- ۳- با فرض برقرار بودن شرط بینیش رویم (معمولاً این طبق آمار در ۳۵٪ دستورات، شرطها برقرار نیست)

15

## Four Branch Hazard Alternatives

1. Stall until branch direction is clear
2. Predict Branch Not Taken
  - Execute successor instructions in sequence
  - "Squash" instructions in pipeline if branch taken
  - Advantage of late pipeline state update
  - 47% MIPS branches not taken on average
  - PC+4 already calculated, so use it to get next instruction
3. Predict Branch Taken
  - 53% MIPS branches taken on average
  - But haven't calculated branch target address in MIPS
    - MIPS still incurs 1 cycle branch penalty
    - Other machines: branch target known before outcome

Slide: David Culler

۴- براساس حالت های قبلی در دستورات قابلی از تخفیف استفاده می کند. یعنی شکل اول می بوراز  
فرض برقرار نبودن شرط بینیش من رود.

16

## Four Branch Hazard Alternatives

4. Delayed Branch
  - Define branch to take place AFTER a following instruction
  - branch instruction
    - sequential successor<sub>1</sub>
    - sequential successor<sub>2</sub>
    - .....
    - sequential successor<sub>n</sub>
  - branch target if taken
  - 1 slot delay allows proper decision and branch target address in 5 stage pipeline
  - MIPS uses this

Slide: David Culler

رابطہ ای کہ بہترین speedup مربوطہ pipeline استفادہ کو ہر صورت زیراست:

$$\text{pipeline speedup} = \frac{\text{Pipeline depth}}{1 + \text{pipeline stall CPI}} \quad \begin{array}{l} \text{طول پائپ لائن (چند رطلاست)} \\ \text{تفصیل مراحل کو باید منتظر جایتم تاریخ صورتات} \\ \text{کاٹھنے کا لئے pipeline} \end{array}$$

## Branch-Delay Scheduling Requirements

17

Scheduling Strategy	Requirements	Improves performance when?
(a) From before	Branch must not depend on the rescheduled instructions	Always
(b) From target	Must be OK to execute rescheduled instructions if branch is not taken. May need to duplicate instructions.	When branch is taken. May enlarge programs if instructions are duplicated.
(c) From fall through	Must be okay to execute instructions if branch is taken.	When branch is not taken.

- Limitation on delayed-branch scheduling arise from:
  - Restrictions on instructions scheduled into the delay slots
  - Ability to predict at compile-time whether a branch is likely to be taken
- May have to fill with a no-op instruction
  - Average 30% wasted
- Additional PC is needed to allow safe operation in case of interrupts (more on this later)

## Example: Evaluating Branch Alternatives

18

$$\begin{aligned} \text{Pipeline speedup} &= \frac{\text{Pipeline depth}}{1 + \text{Pipeline stall CPI}} \\ &= \frac{\text{Pipeline depth}}{1 + \text{Branch frequency} \times \text{Branch penalty}} \end{aligned}$$

Assume:

14% Conditional & Unconditional

65% Taken; 52% Delay slots not usefully filled

Scheduling Scheme	Branch Penalty	CPI	Pipeline Speedup	Speedup vs stall
Stall pipeline	3.00	1.42	3.52	1.00
Predict taken	1.00	1.14	4.39	1.25
Predict not taken	1.00	1.09	4.58	1.30
Delayed branch	0.52	1.07	4.66	1.32

Slide: David Culler

اگر بخواهیم براہم تھین جلو ہویم خواہیم راست :

$$\text{pipeline speedup} = \frac{\text{Pipeline depth}}{1 + \text{Branch frequency} \times \text{Branch penalty}}$$

چند رسمی دستورات کے صورت استعمال نہ کیں  
نام رسیت زدہ ایڈ بے عquet برگزیر

(تفصیلی دلایی است کہ اگر دستورات pipeline را بر انتباہ جلو فتح کیم باید برگزیر)

## Multiprocessors

## نمایمدادی چند رازنده‌ای

۱۵۵  
اولین ایده برای استفاده از سیستم های چند پردازنده ای این بود که به جای استفاده از یک پردازنده قوی با جمی  
پردازنش بالا، از چند پردازنده کوچکتر با درستارهم قرار دارن آنها از توان پردازش مجموع احتسابی رسیدن  
هدف استفاده نهیم.

**هر دو قسم از استفارة از حینه که در جمله درج شده را درست نمایند.**

این پردازندگان با یک تواتردهستورات را به همراه مواد انجام دهند. در Pipeline نیز استراتژی

احراز شد بلکه روند اجرای رستورات سریعتر بود.

از سایر توانسته های خود استفاده نمایم .

در سطح سخت افتاده مایا بر زمام سروکار را داریم یکم بار استرات سروکار داریم . ریگ لول بازار در سطح سیم  
عامل بار و قسمت سروکار را داریم لیکن موازی سازی من توانند در رو سطح انجام شود .

ذهب (كاربونات بحبيبات عاليه درجه حرارة) ماسيم عامل آن راهنماییت عنوده و اجرانماید

process (هر طبق از نتایج پردازش یا پردازش تکمیل شده است)

و بنابراین هرچه توانیم طبقه‌های بیشتری را به صورت موازی اجرا نماییم، اجرای ماسیریت خواهد بود.


مقیاس بذری :

در صورتیه روش راه برآجایی کار ارائه میکنم بازگشتن دار باز هم قابل اجرای رفت و شود نه این روش مقیاس پذیر است. بی از ورگذای سیم های خنده را زدای مقیاس پذیر است آنرا هم مقیاس پذیری انجام نمی شود.

امروزه می‌توان این اتفاقات را با استفاده از سیستم‌های تشخیصی و پیش‌بینی‌کننده ایجاد کرد. این سیستم‌ها می‌توانند از داده‌های خارجی مانند تغیرات در سطح آب، هوا، گاز و غیره برای پیش‌بینی اتفاقاتی مانند سیل و سیلاب استفاده کنند. این سیستم‌ها می‌توانند از داده‌های خارجی مانند تغیرات در سطح آب، هوا، گاز و غیره برای پیش‌بینی اتفاقاتی مانند سیل و سیلاب استفاده کنند.


پن از مسلم موافقی سازی معمتن مسلمان که در استفاده از سیستم های چند روزه ای مطرح است مسلم  
زیان ندیده است نه تنها اگر قرار است ملا درستورات توسط ۱۰۰ روزه ای صورت موافقی انجام شوند،  
که اسک از دستورات جهت اجرا بر روی روزه ای قرار داره شوند یا زمانیم از روزه ای با توانی های اجرایی  
تفاوت استفاده می کیم، نکلام قسم از برخاهم را بر روی اسک از روزه ای های اجرایی غایب نمایم تا کار آئی سیستم بالاتر  
باشد.

پس از زنایندگی باید تخصص نبایع انجام رشیم یعنی مکن است منابع متفاوت و حوزه‌استم باشد، حال آینده نظام بنیع را در هر زمانی در اختیار کدام بردازند قرار دهم که ممکن‌تواند در حاره‌ای سست مخدود باشد.



در سیستم‌های چند پردازنده‌ای، استفاده از حافظه متوانه به صورت زیر باشد. توجه شود که در هر دورش،

هم پردازنده‌ها را بر حافظه انتصافی مرتبط، خود بنام Cache می‌باشد.



سنتر کلuster (متین برتبادل یا م)


در حالت استفاده از حافظه مترکب، فضای حافظه به طور منفصل بین تمام پردازنده‌های سیستم می‌شود. یا تو در یک آنچه حافظه فقط رایی کی باس آدرس رساند می‌باشد لذا ریک زمان فقط بینی از پردازنده‌ها می‌تواند به آن دسترسی داشته باشد. همین بینی بررسی باس آدرس فقط در توان آدرس کی خانه را قادر دارد که از آن حفظه می‌توانسته باشد. بس در هر زمان فقط بینی از پردازنده‌ها به حافظه دسترسی دارد.

در روش cluster هر یک سیستم متین بریام می‌باشد، هر پردازنده علاوه بر حافظه Cache دارای یک حافظه انتصافی بوده که دسترسی را از آنجایی می‌خواهد و می‌توان از اجرای دسترسی، اطلاعات را مبدداً و آنچه اخیره می‌گذرد. از طریق کیمی انتقال داخلی، پردازنده‌ها به حافظه‌های دیگر دسترسی داشته و می‌توانند از اطلاعات زخیره شده در آنها استفاده نمایند. این روش هم استفاده از چند دایسیور مستقل برای رسیدن یکی توان پردازش بالاترین میزان را که از طریق کیمی ارتباط به یکدیگر متعلق شده‌اند.

میان از دو روش‌های دسترسی به حافظه مترکب یا متابعه صورت Random می‌باشد. در این حالات اولویت بندی محبت دسترسی محاظنگردد. روش دیگری به صورت ترتیبی است که در اینحالت از یکی دیگر در مجموع می‌توان استفاده نمود. روش دیگر استفاده از Encoder یا اولویت می‌باشد. مشخص است که روش اولویت بندی کارآئی سیستم را بالاتر بر داشت. این روش کمپیوچر است.

روش سیر دسترسی به حافظه به این صورت است که اگر مثلاً تمام پردازنده ها هم زیال بیان زیه دسترسی به حافظه داشته باشند، اولویت پردازنده های مسأله بیان تر باشد.


کمی از روش های سخت افزاری به صورت مدار زیر می باشد. در این روش ممکن است حافظه را به عنوان یک منع ایجاد و قسم نیز در تظریه داشت.



$I_0$	$I_1$	$I_2$	$I_3$	$Q_0$	$Q_1$
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

اسکالر به Decoder محلی دارد آن است که اگر همیشه دو در دری مفهای وجود داشته باشد جواب غیر دارد.


ستیناپ امروز  
ب خواهد هم  
پردازنده



$I_0$	$I_1$	$I_2$	$I_3$	$Q_0$	$Q_1$
1	X	X	X	1	1
0	1	X	X	1	0
0	0	1	X	0	1
0	0	0	1	0	0

با اولویت Encoder

Address Bus



با استفاده از این روش بنت افزاری ممکن است حافظه با اولویت ایجاد نمود.

### Uniform Memory Access : UMA

زنگنه دسترسی به حافظه در تمام پردازنده های زنگنه دسترسی به حافظه است. برنام نویس آن

لحوظ زمان نباید ساره است. دسترسی به حافظه به صورت بنت افزاری غیر مترکم به صورت Random است.

دسترسی به حافظه در SMP

### Non-Uniform Memory Access : NUMA

پردازنده های دسترسی به حافظه بنت پردازنده اولویت مسأله زنگنه دسترسی به حافظه را برای آنها متفاوت میدارد. برنام نویس آن بنت تراست.

هرچه دسترسی به حافظه به صورت مکسان و یکنواخت باشد اسکان برخورد و خطاب است لذا امکان گسترش پذیری در NUMA بیشتر است.

این نوع اختارها را اختارهای مبتنی بر پیام من درین زیرآرایه می‌نامند. متفق‌باً به حافظه دسترسی ندارد بلکه هر اطلاعاتی را که نیاز داشته باشد با ارسال پیام، حافظه کی از آن را برای بردازند و ارسال می‌نماید. نکته‌ای که باید توجه نمود آن است که مدیریت سیستم‌های که از حافظه‌های محظوظ استفاده می‌نمایند رسوار از حافظه‌های مشترک است.

در مالتی‌کردها (Multi cores) چندین بردازند و قدرتمند و تکثیری آن از مالتی‌پروسسورها بجدیدتر است ولی مفهوم منطقی است.

NOC = Network on chip


کمپیوچرها از بردازند و همان روشی که chip قدرتمند است.

تفاوتی نهیں NOC‌ها با مالتی‌کردها وجود ندارد. آن است که در NOC‌ها از چندین بردازند مختلف می‌باشد برروی که chip استفاده نمی‌گردد. NOC‌ها برای کاربردهای چندین استفاده کارهای مختلف می‌باشند برروی که NOC خاص استفاده می‌شوند مثلاً برای کاربردهای مخابرایی یا تصویری. در NOC موازی سازی را در آن ساده تر انجام می‌گیرد.

\* مالتی‌کردها از یک حافظه مشترک استفاده می‌کنند.

کارت گرافیک نیز به صورت یک بردازند است که هفت برداش تصویری به صورت یک چند بردازند محمل می‌گیرند. لذا در کامپیوچرها اسکان تکیه مالتی‌کردها با مالتی‌پروسسورها و جبردارد که در اینحالت نیز اسکان استفاده از حافظه‌های محظوظ یا مشترک وجود ندارد.

## حافظه ها



بین ترانزیستورهای که در مثل اول مورد استفاده قرار گرفته از ترانزیستورها BJT بودند، این ترانزیستورها دارای سرعت بالای بودند ولی مصرف توان بیانگرایی نیز را تسلیم نمی‌کردند. همین علت باعث شد تا از نفع دیگر از ترانزیستورها به نام Mosfet استفاده گردد. ترانزیستورهای Mosfet در حال استاتیک توان مصرفی صفر را دارند و تنها توان مصرفی آن در زمان تغییر حالت قطع وصل و برعکس می‌باشد.

در ترانزیستورهای BJT معمای ولتاژ بور در این روایت قطع وصل بودند. در حالت وصل ایستاده تکثیر وصل شده را اضافه و لتاژین آنها مغفرا نشود در حالت قطع، اضافه و لتاژین ایستاده تکثیر برابر و لتاژ پسوند می‌باشد. در Mosfet ها معمای جریان می‌باشد بین مورث که در حالت اتصال، یعنی جریان بین دراین و سورس ایجاد می‌شود که در حالت قطع مقادیر این جریان تقریباً صفر است.

تریوید

در Mosfet مدار حالت وصل دو حالت داریم: اشعاع  
تریوید: در این حالت جریان غیربرقی بین دراین و سورس براساس جریان می‌گذشت که نتیجتاً می‌شود و درجه جریان بیشتر شود، جریان غیربرقی بین دراین و سورس نیز بیشتر می‌شود.



اشتعاع: در این حالت مقدار جریان غیربرقی بین دراین و سورس مقدار ثابت بوده و درجه جریان می‌گذشت بیشتر غاییم، این جریان تغییری نمی‌کند و در واقع به حالت اشعاع رسیده است.

هر دو اینم درین فضای ستحنی مقدار ترانزیستور بیشتری را بروز می‌کنند ایجاد غاییم در واقع مقدار بیشتری صواحت را داشت و درجه شدید بیشتری داشته باشیم می‌توان محاسبات بیشتری را انجام دهیم و درین فضای ستحنی مقدار بیشتری می‌توان محاسبات بیشتری را انجام دهیم، توان برداشتن مابیشتر ضرایب بور برای رسیدن به توان برداشتن بالاترین از کارهای استفاده از قطعات رسیم سای برداشتم مورد توانی می‌باشد.

## eetimes

- 1) IBM Fabrication
- 2) Renesas: big/little
- 3) Reducing AMD power with gating
- 4) Flash on DDR4

Metal Oxide Semiconductor  
Field-Effect Transistor:



# DARPA UPSIDE

[August 17, 2012]

## Digital Processors Limited by Power; What's The Upside?

(Targeted News Service Via Acquire Media NewsEdge) WASHINGTON, Aug. 14 -- The U.S. Department of Defense's Defense Advanced Research Projects Agency issued the following news release: Today's Defense missions rely on a massive amount of sensor data collected by intelligence, surveillance and reconnaissance (ISR) platforms. Not only has the volume of sensor data increased exponentially, there has also been a dramatic increase in the complexity of analysis required for applications such as target identification and tracking. The digital processors used for ISR data analysis are limited by power requirements, potentially limiting the speed and type of data analysis that can be done. A new, ultra-low power processing method may enable faster, mission critical analysis of ISR data.

# Chapter Outline

- Introduction
- Parallel Computers
- Shared-Memory Programming
- Synchronization
- Cache Coherence

## Introduction

- Growth in data-intensive applications.
  - Data bases, file servers, ...
- Growing interest in servers, server performance.
- Increasing desktop performance less important.
  - Outside of graphics
- Improved understanding in how to use multiprocessors effectively.
  - Especially servers where significant natural TLP
- Advantage of leveraging design investment by replication => CMPs or Multicores.
  - Rather than unique design


عواملی که باعث نیاز به پردازنده های سریع می باشد:

- ۱- اولین چیز که باعث نیاز به پردازنده های سریع بود ایلکtron ما یا برماس های مبتدن بر دستابود ماست در تراستورها یا اپلیکیشن هایی که نیازند پردازش و محاسبه سریع می باشد.
  - ۲- علاوه بر این افزایش بصری برای از سرورهای سریع
  - ۳- در حاسپرها شخصی در زمانی که از ملکیت پردازش نقصویر استفاده می کنند نیاز به پردازنده های سریع من باشد.
- همان عوامل باعث شده تا ماسیم را بنام سیم های هالی پرسور باشد پردازنده معرف غایب نهاده این همای آن این است که الزامات مارکeting انجام پردازش سریع می باشد راهنمای غایب.

محدودیت هایی که برای کارائی پردازنده وجود دارد:

- ۱- بیگدیس: هر چند تراز تیورها بیشتری ایجاد غایبیم به کاپاکیتی وحدات ALU پیشیده خواهد بود و بهین دلیل پیشانی کردن از جنس ساختاری رشوار است.
- ۲- تعدادیم های ورودی هر chip: تکنولوژی ساخت chip متأخی حدی به مجاز نهاده که تعدادیم های ورودی هر chip را افزایش دهیم.
- ۳- خنک کردن و بسته بندی دهنده که متواند مکلاط را را ایجاد تبادل حرارت ایجاد نماید. در صورت تراز تیورها بیشتری در chip کارفته باشد، پردازش های بیشتری را انجام نهاده و بهین نیت صفات بیشتری نیز ایجاد می شود که خنک کردن آن به صورت کم مغفل می باشد.
- ۴- کارائی پردازنده های راستفاده از حافظه: زیرا حافظه های کنترل عنصر در سیم های می باشد لذا هرگز پردازنده ای بیار سریع ایجاد غایبیم بدلیل استفاده از دستیاهایی که در حافظه های کنترل وجود ندارند، سرعت پردازنده متواند از یک حد مشخص بیشتر شود و همانطور که لفته سر، رسید سرعت حافظه های کنترل برابر کنترل تراز رسید سرعت پردازنده های بوره است لذا سرعت حافظه باعث ایجاد محدودیت می گردد.

# Another Reason



Chapter 5: Multiprocessors

7


## Limit to Processor Performance

- Complexity of exploiting ILP.
  - Difficult to support large instruction window and number of in-flight instructions.
- On-chip wires are becoming slower than logic gates.
  - Only a fraction of the die will be reachable within a single clock cycle.
- Cooling and packaging will be a real challenge due heat release.
- Memory and processor performance gap will continue to be a challenge.

Chapter 5: Multiprocessors

8

## Gate Delay Trends



Each technology generation,  
gate delay reduced about 30%  
(src: ITRS '01)

$$T_d = kCV/I \\ = kCV/(V_{dd} - V_t)^\alpha$$

## Multicores are Coming Already Here!

Cancelled

Intel Tejas & Jayhawk  
Unicore (4GHz P4)

Intel Montecito  
1.7 Billion transistors  
Dual Core IA/64

Intel Tanglewood  
Dual Core IA/64

Intel Pentium D  
(Smithfield)

Intel Dempsey  
Dual Core Xeon

Intel Pentium Extreme  
3.2GHz Dual Core

Intel Yonah  
Dual Core Mobile

AMD Opteron  
Dual Core

Sun Olympus and Niagara  
8 Processor Cores


IBM Cell  
Scalable Multicore

IBM Power 4 and 5  
Dual Cores Since 2001

IBM Power 6  
Dual Core



# SS, MT, SMT, & MP




Chapter 5: Multiprocessors

11




در مالتی پردازنده حافظه Cache مرتبط هم زیرا رادر و تمام اینها به حافظه اصلی ر  
صادر است که در ارتباط داشته اند اما در مالتی پردازنده های دارای یک Cache بوده و همچنان  
آنها باید حافظه اصلی (RAM) را در ارتباط داشته باشند.

## What is a Multicore?

Traditional Multiprocessor




Basic Multicore  
IBM Power5



Chapter 5: Multiprocessors

12

## 3rd Generation Intel® Core™ Processor: 22nm Process



New architecture with shared cache delivering more performance and energy efficiency


Quad Core die with Intel® HD Graphics 4000 shown above

Transistor count: 1.4Billion Die size: 160mm<sup>2</sup>

\*\* Cache is shared across all 4 cores and processor graphics


Chapter 5: Multiprocessors

13




Chapter 5: Multiprocessors

14



Chapter 5: Multiprocessors


15



Chapter 5: Multiprocessors

16

dx



سیستم‌های مالتی‌بردسرور مالتی‌برد در عمل با هم تفاوت ندارند اما ریزی‌های زیادی شامل‌باید بر تفاوت هنوز باشند.

سوال: حراجهای مالتی‌بردسرورها از مالتی‌بردها استفاده می‌نماییم؟

۱- انتشار اطلاعات بین بردها بین بردازنده‌های مالتی‌بردسرور باعث اتفاق تداون‌بردسرور در صورتیم بر روی chip‌ها برزی و جور ندارد لذا مصرف توان بین‌بریارکم خواهد بود. وقتی از مالتی‌بردسرورها استفاده می‌کنیم که عناصری مانند المانی‌اینترلی، op، تقسیم‌شده جریان، نویزگیر و... قرار دارد در صورتیم در chip‌ها از اینها استفاده ای غیرنرود.

۲- تاثیر دکارایی مالتی‌بردها بخیار از مالتی‌بردسرورها می‌باشد زیرا بدليل کاهش ارتباطات و هزینه در مالتی‌بردها کارایی بخیار است.

۳- مالتی‌بردسرورهای بسیاری بسیاری هستند و مدیریت آنها بدليل استفاده از بنای، حافظه و هنوز مردن بردازنده رسواه است.

۴- تاخیر مربوط به سیم‌ها در ارتباطات در ماتن‌بردسرورها بسیار است در صورتیم در مالتی‌بردها تاخیری وجود ندارد.

۵- تعامل بهینه کردن اجرای رستورات فیزاژ را در مالتی‌بردها موثری سازی در سطح عالی تری صورت می‌پیدد و جریانی از رستورات را بخیار توان به صورت موثری اجرا نمود.




Figure 3: nVIDIA's Echelon Architecture

## Why Move to Multicores

- Many issues with scaling a unicore
  - Power
  - Efficiency
  - Complexity
  - Wire Delay
  - Diminishing returns from optimizing a single instruction stream

همانندیه که می‌باشد من سرعت انتقال اطلاعات در حالتی که حدد ۱۰ هزار برابر عالی پر مسوز است. در حالتی که داده‌ها مقلدیم دای ارتباط در درون chip بینتر است لذا عملکاره ارتباطی وجود ندارد و در واقع تمام ارتباطات بینتر بوده و به همین نسبت درست سیگنال، داره‌های بینتری انتقال دارد من سور.

همین رسمالتی که داده‌ای clock Rate به نسبت مالتی پر مسوز داده بینتر است لذا درین clock من توان اطلاعات بینتری را منتقل نمود.

رسانایی موادی که در حالتی که داده‌ای ارتباطات به کار نمود، راستیه بالاتری دارد. در مالتی پر مسوزها وقتی داده‌ای خواهد داشت زمانی که در زمانه خارج شده و وارد بافر باشد گردد، این دوره‌ای را استاندارد مختلف نمایشند. همین وقت اطلاعات در خواهد داشت بزرگ و این داده در زمانه گردانیز دارای استانداردهای مختلف نمایشند. لذا رایج‌تر است باید عمل تبدیل یا مالتی پلکس انجام شود که این کار باعث ایجاد تأخیر می‌شود در صورتی که در مالتی که داده‌ای چنین چیزی وجود ندارد.


سؤال: با استفاده از حالتی که توافقیم سمعت انتقال داده را در زمانه‌ها افلاش دهیم. حال آن تغییراتی که تأثیری بر روی برنامه نویس ما دارد؟

با توجه به اینکه در مالتی که داریم سمعت انتقال داده بین زمانه‌ها بیار زیاد می‌باشد لذا برای اینکه تبوا از حداقل زمانه‌ها استفاده نموده باشد باید برنامه نویس به دو نوع ای صورت گیرد که اسکان اجرای موادی را در زمانه‌ها از حداقل زمانه‌ها استفاده نمود. به طور کامل فراهم گردد در غیر اسفورت نمی‌توان از حداقل زمانه‌ها استفاده نمود.

در حالتی که داده‌ای ارتباطات سریع است لذا نیاز به همکام سازی و سکندهای کوتاه می‌باشد. در مالتی که داده‌ای ارتباطات سریع است لذا نیاز به همکام سازی و سکندهای کوتاه می‌باشد. از طرفی برنامه‌ها باید به صورت real time (برنگ) اجرا شوند که اینها بجز بعثت‌های کنترلی مستند نباشند.

# Impact of Multicores

- How much data can be communicated between two cores?
- What changed?
  - Number of Wires
    - I/O is the true bottleneck
    - On-chip wire density is very high
  - Clock rate
    - I/O is slower than on-chip
  - Multiplexing
    - No sharing of pins
- Impact on programming model?
  - Massive data exchange is possible
  - Data movement is not the bottleneck
  - Locality is not that important




Chapter 5: Multiprocessors

24

# Impact of Multicores

- How long does it take for a round trip communication?
- What changed?
  - Length of wire
    - Very short wires are faster
  - Pipeline stages
    - No multiplexing
    - On-chip is much closer
- Impact on programming model?
  - Ultra-fast synchronization
  - Can run real-time apps on multiple cores




Chapter 5: Multiprocessors

25

# Parallel Computers


- “A parallel computer is a collection of processing elements that *cooperate* and *communicate* to solve large problems fast.”
- Taxonomy of parallel computers:



Chapter 5: Multiprocessors

27

## Shared-Memory Multiprocessors



Chapter 5: Multiprocessors

28

# Issues in Multiprocessors

- Programming
  - Need to explicitly define parallelism
- Hardware
  - Interconnection
    - Bus
    - Network
  - Synchronization
    - Test-and-set
    - Barrier synchronization
    - Fetch and add
  - Cache Coherence
    - Snoopy protocols
    - Directory-based

در مالتی‌ریسورسها هم بصورت چند ریزمندی و هم صورت مالتی‌در، سری نیازمندی دارد. در زیر نویسنده این سعنی می‌شود که اجرای دستورات به صورت موازی انجام شود. همچنین نیازمندی سری تجربه‌گذاری اصلی می‌باشد که مثلاً شامل ارتباطات داخلی می‌باشد. این ارتباطات را می‌توان به صورت BUS یا Network ایجاد نمود که مثلاً در مالتی‌در دو یا هم‌صورت Mesh پیاده‌سازی می‌شود. در صورتیکه در مالتی‌ریسورسها معمولاً هم‌صورت BUS می‌باشد.

سری نیازمندی های مربوط به سکوئل کردن و هم‌عام‌سازی نیازمندی باشد که بجز چند روش می‌توان آن را انجام داد. همچنین واسطگی و استفاده از حافظه Cache می‌باشد که باید آن را ازین بزرگ‌نمایی در مطریت می‌توان این کار را انجام داد:

- ۱- استفاده از سرچکل های Snoopy
- ۲- ارجاع با آدرس که به صورت Directory-based می‌باشد.

# Shared-Memory Programming

- Many vendors have implemented their own proprietary versions of threads.
- A standardized C language threads programming interface, POSIX Threads or *Pthreads*
- Threaded applications offer potential performance gains and practical advantages:
  - Overlapping CPU work with I/O
  - Priority/real-time scheduling
  - Asynchronous event handling
  - Parallelization on SMPs
- Pthreads provide Over 60 routines for
  - Thread management - thread create, join, schedule, etc.
  - Mutexes - mutual exclusion
  - Conditional variables - provides communication between threads

Chapter 5: Multiprocessors

31

## برنامه نویس حافظه مترک

استنادی از زبان های برنامه نویس خاص کاربردی C

(*P. threads.h*)  
برنامه نویس حین دختر

معنی از این زبان های برنامه نویس حین دختر کارهای از قبیل overlap کردن کارهای CPU و I/O را انجام می زند یا بر روی اجرای دستورات real-time اولویت ایجاد می کند یا معنی سازی بر روی SMP های اسکال بزرگ می سازند.

5/9/2015 دستیابی برای بروزرسانی محتوا این عمل ممکن است و تازگای محتوا را در اختیار بروزرسانید. محتوا همچنان که در متن ذکر شد ممکن است بازگردانی شود. محتوا همچنان که در متن ذکر شد ممکن است بازگردانی شود. محتوا همچنان که در متن ذکر شد ممکن است بازگردانی شود.

# Advanced Computer Architecture

## 5MD00 / 5Z033

### حافظه های سلسله مراتبی

## Memory Hierarchy & Caches

Henk Corporaal

[www.ics.ele.tue.nl/~heco/courses/aca](http://www.ics.ele.tue.nl/~heco/courses/aca)

h.corporaal@tue.nl

TUEindhoven

2007



بخش از کندی حافظه ها را با استفاده از حافظه های سلسله مراتبی جبران می نماییم

### Topics

- Processor – Memory gap
- Recap of cache basics
- Basic cache optimizations
- Advanced cache optimizations
  - reduce miss penalty
  - reduce miss rate
  - reduce hit time

کارایی حافظه : نتیجه طرفت حافظه به سرعت انتقال داده را کارایی حافظه نوین هرمی حافظه ای سرعت انتقال بیشتری داشته باشد و طرفت بیشتری را برای فاصله غایی عمل اداری کارایی بالاتر خواهد داشت. در عمل این دو باره اینترسی سرعت کارایی در تضارع باشد گیر ممتد. هرمی طرفت حافظه بزرگتر باره زمان حتمی روح حافظه مولانی رخواهد داشت. همین تکنولوژی ساخت حافظه ای نیز در مدت زمان انتقال داده تاثیر زیاد دارد

همان‌گونه که در نکل زیر معرفی شده است رشد افزایش سرعت پردازنده‌ها از سال ۱۹۸۰ تا ۲۰۱۰ به طور متوسط سالانه ۴٪ افزایش داشته است در صورتی که این رشد برای سرعت حافظه‌ها فقط حدود ۷٪ بوده است. این عمل احافظه‌ها به صورت یک گلوچه محمل بر غایبی‌لذتی هرچقدر لهم که سرعت پردازنده‌ها با این این افزایش عمل باشد صورت حافظه به کار آمیز ۱۰۰٪ نخواهد بود.



\* بته به ظرفیت حافظه به تعداد بسته هفت آدرس رفع نیاز داریم.

$$M: 2^x \quad x - \text{بیت}$$

مثلاً در این مثال متأمده می‌شود که آدرس‌های حافظه اصلی ۲۰ بیت هستند در صورتی که آدرس سایر Cache ۱۹ بیتی هستند.

$$M: 1 \text{ MByte} = 2^{20}$$

20 - بیت

$$\text{Cache : } 512 \text{ KByte} = 2^{19}$$

19 - بیت

پردازنده آدرس‌های حافظه‌های اصلی را تولید نماید مثمر ما برای دسترسی به آنها باید آنرا به Cache منتقل کنیم که روش باید و جوز راسته باشد تا آدرس سای حافظه اصلی را به آدرس‌های حافظه Cache<sup>۱</sup> تبدیل نماییم.


## Direct Mapped

نگاشت مستقیم:

در نگاشت مستقیم، قسم کم ارزش آدرس را در خانه های حافظه Cache جستجو می کنیم و قسم بارزش آدرس را در خانه های Tag قرار می ریسیم. پس از جستجوی آدرس آرایه اطلاعات موجود تطری در Cache بود که از آن استفاده می کنیم و اگر نبود باید آن را از حافظه اصلی وارد Cache نماییم.

5/9/2015

### Cache operation



اگر حافظه Cache فضای مناسب خالی را برای انتقال دارد از حافظه اصلی نداشت، باشد مایل به قدری از خانه های آن را خالی نموده تا فضای برای اطلاعات خواسته شده فراهم گردد.

تاریخ راههای این معتبر بروی آنها با استفاده از لیست های ۰-۱ انجام می شود که در صورت مساوی بیت ما صفر و در صورت مخالف بروی آنها بیم رهد.

hit: اگر اطلاعات مورد نظر در حافظه Cache باشد اصطلاحاً نتیجه شدنی hit رخ داده است. یا به عبارتی اگر اطلاعات خواسته شده با اطلاعاتی در در Cache وجود دارد یعنی باشد در صورت نیت میگیریم hit میگردیم. در اینحالت تلاش CPU برای دستیابی به اطلاعات موقتاً آمیخته است.

miss: زمانیکه اطلاعات مورد نظر در حافظه Cache نباشد miss رخ داده است.

$$\text{miss Rate} + \text{miss Ratio} = 1 - \text{Hit Rate}$$

## Set-Associative Cache

استفاده از حافظه های انحصاری:

در اینحالت استفاده از حافظه ها براساس بلوک بنده است و ماتدان است که از چند Cache موازی هم استفاده شده است. در حافظه های انحصاری نیازی نیست مخفف مغول شماره بلوک حافظه Cache قبیل آدرس رهن استفاده می شود.


آدرس رم اینجی سرعت از آدرس رم بر روش نگاشت متفاوت است

5/9/2015

نمودار افزار حافظه های اینجی پیچیده تر است.


## Direct Mapped Cache

- Taking advantage of spatial locality:



کل آنها باید صورت نگاشت متفاوت یا نگاشت اینجینی آدرس رم داشته باشند

## A 4-Way Set-Associative Cache



\* برخی نگاشت متفاوت فیلتر حافظه های اینجینی بالاتر است.

در حافظه های با ضریبی Cache کم، نگاشت متفاوت که براساس در صورتی در حافظه های Cache باشد، با این روش حافظه های اینجینی مناسب تر بوده و باعث افزایش کارایی می گردد. توان مصرفی در حافظه های اینجینی تتر است. حافظه های اینجینی اطلاعات را با سرعتی بسیار بالاتر دارند.

- } - ترکیب موصن زبانی (حدف اطلاعات از Cache) در زمان حذف، اطلاعاتی که قدیمی‌تر هستند و زمان طولانی‌تری از آنها استفاده نشده‌است، حذف می‌شوند.
- ترکیب موصن محلانی (امناهه کردن اطلاعات به Cache)

## 6 basic cache optimizations (App. C)

- Reduces miss rate
  - Larger block size
  - Bigger cache
  - Higher associativity
    - reduces conflict rate
- Reduce miss penalty
  - Multi-level caches
  - Give priority to read misses over write misses
- Reduce hit time
  - Avoid address translation during indexing of the cache

5/9/2015

ACA H.Corporal

### چگونه می‌توان کار آئینه‌کی حافظه Cache را بهینه کرد؟

#### ۱- کاهش miss rate یا درخواست‌های ناموفق

- بزرگتر کردن اندازه بلوک‌های حافظه برای اینحالت miss به دلایل زیر اشاره کنید
- اینحالت احتمال آنکه بخانه‌های منتقل شده نیاز باشد، زیاد است. البته باشد توجه نمود که اندازه این بلوک‌های حافظه را نمی‌توان خیلی بزرگ انتخاب نظر بین مبدأ نمی‌توان اندازه بلوک را بزرگ‌حافظه Cache یا بصفت آن رونق نگرفت و این ندارا معمولاً به روش‌های آماری انجام می‌ردد.

- بزرگتر کردن حافظه Cache زیرا مسلم است هرچه اندازه Cache بزرگتر باشد اطلاعات بسیاری را در آن قرار دارد و بهینه‌سازی مقدار miss rate بزرگتر کاهش خواهد بیانست.
- استفاده از حافظه‌های انصبینی بزرگتر

#### ۲- کاهش جرمی یا هزینه مرتبط بر رخداست‌های ناموفق

- استفاده از حافظه‌های Cache پیش‌طریح با لوله‌های مختلف
- ایجاد اولویت بر خواندن اطلاعات در زمان ترکیب اطلاعات

#### ۳- کاهش زمان درخواست‌های ناموفق یا hit time

- سین متحور Cache سرعت انجام شود که بر این مبنای متنظر را در شرایط آرس زدن سریع‌تر را ایجاد نماید.

11 Advanced Cache Optimizations (&5.2)

- Reducing hit time
    - 1. Small and simple caches
    - 2. Way prediction
    - 3. Trace caches
  - Increasing cache bandwidth
    - 4. Pipelined caches
    - 5. Multibanked caches
    - 6. Nonblocking caches
  - Reducing Miss Penalty
    - 7. Critical word first
    - 8. Merging write buffers
  - Reducing Miss Rate
    - 9. Compiler optimizations
  - Reducing miss penalty or miss rate via parallelism
    - 10. Hardware prefetching
    - 11. Compiler prefetching

حاشیه زبان  
Hit time

۱- استفاده از Cache مای کوچیک و ساده البته باید توجه نمود که استفاده بردن از Cache مای کوچیک باعث آدرس دهن سریعتر شده ولی miss ها را نیز افزایش خواهد دارد . در هر صورت هزمان نمیتوان از این مربوطی را ایده آلان نمود .

۲- راهنمایی پیش‌بینی کردن اطلاعات بعدی تباوی پیش‌بینی محدود به بلاگ را به Cache منتقل نماییم در استورات بعدی هم مورد استفاده قرار میرد.

٣- Trace /Cache تردد باعث بالارفتن سرعت جتجموم سورالست تو اتصروف راهم افران م زلدر.

## افزایش مهارتی باند Cache

۱۴- ورود و خروج اطلاعات راه صورت pipeline انجام داده

۵- استفاده از Cache های چند بانکی یعنی چندین فنلد Tag را داشته باشند.

۶-از Cache های بلاک نشده استفاده سورزیر از استفاده از Cache به صورت بلاک درست است که ممکن است اطلاعات منتقل شده مورداستفاده قرار گیرد ولی این احتمال نیز وجود دارد که اطلاعات اضافی منتقل شده مورداستفاده قرار نگیرد.

### کاهش جریمه های مریط اتم رهرواست های ناموفق


۷- استاداره‌های بحران یا Critical را به Cache منتقل نماییم ۱

۱- استفاده از یافرنس Cache را حافظه اصلی زیرا یافرنس صورت تک حافظه میان عملکرده و نیاز به توجه ندارد.

- ۹- با جیغین سازی کامپایلر من توان راسترات را به صورت موازی اجرا نموده و miss rate را کاهش دارد.
- کاهش جریمه های مربوطه در خواست های ناوفق با استفاده از موازی سازی
- ۱۰- پس داشتن نتیجه افزاری مبدأ با استفاده از بردازندگان آرامی ای من توان برای در عدد، جهار محمل جمع، تفاضل، منب و تقسیم را انعام داده و پس از آنها را به موردنیاز استفاده نمود.

## 1. Fast Hit via Small and Simple Caches

- Index tag memory and then compare takes time
- ⇒ Small cache is faster
  - Also L2 cache small enough to fit on chip with the processor avoids time penalty of going off chip
- Simple ⇒ direct mapping
  - Can overlap tag check with data transmission since no choice
- Access time estimate for 90 nm using CACTI model



۱۱- با استفاده از کامپایلر من توان پس و المیش نرم افزاری راسته باشیم.

## 2. Fast Hit via Way Prediction

- Make set-associative caches faster
- Keep extra bits in cache to predict the “way,” or block within the set, of next cache access.
  - Multiplexor is set early to select desired block, only 1 tag comparison performed
  - Miss ⇒ 1st check other blocks for matches in next clock cycle
- Accuracy ≈ 85%
- Drawback: CPU pipeline is hard if hit takes 1 or 2 cycles
  - Used for instruction caches vs. L1 data caches
  - Also used on MIPS R10K for off-chip L2 unified cache, way-prediction table on-chip




هرچه اندازه Cache داریت باید ندارد tag هایی که باشد محتوای آنها باعثیت پرازش آدرس مقایسه شود، مترخواهد بیور و لذا سرعت این کار انعام من سور و نیز سرعت مسح فضی سور که اطلاعات موردنظر در Cache قرار دارند با خبر استفاده از حافظه های انصبی و راههای پس بینی من تواند باعث سرعت زدن Hit کردد.

کاهش miss rate با بهینه سازی حافظه های تراستورات را به صورت معزی اجراء نمود و miss rate را کاهش داد  
 ۹- با بهینه سازی حافظه های تراستورات را با استفاده از موزی سازی ۵/۲۰/۲۰۱۵  
 کاهش جریمه های مربوط به درخواست های ناموفق با استفاده از موزی سازی  
 ما - پسندیدن ملأ با استفاده از میردازنه های آرامایی می توان برای دو عدد، دهار عمل  
 جمع، ترنسیپ، منب و قسم را انجام داد و سینه از آنها را نمودنیاز است استفاده نمود.

## 1. Fast Hit via Small and Simple Caches

- Index tag memory and then compare takes time
- $\Rightarrow$  Small cache is faster
  - Also L2 cache small enough to fit on chip with the processor avoids time penalty of going off chip
- Simple  $\Rightarrow$  direct mapping
  - Can overlap tag check with data transmission since no choice
- Access time estimate for 90 nm using CACTI model



۱۱- با استفاده از حافظه های تراستورات پسندیدن ملأ با استفاده از موزی سازی.

\* انجام کاهش می تیم، انجام جستجو و مقایسه اطلاعات را سریعتر می نماییم.

به طور کلی برای آنکه توان امکانی سیستم Cache را بسیون خنثی کرد می توان کارهای زیر را انجام داد:

۱- کاهش زمان Hit که زمان لازم برای جستجوی دارهای که در حافظه Cache قرار دارند باشد نه اگر توانیم این زمان را کاهش دیگر در واقع حاکم Cache خود را تنظیم کنیم با اینکه زیرین از راههای افزایش کارایی، سرعت دسترسی به اطلاعات است.

۲- افزایش پهنای باند حافظه Cache یعنی بتوان دارهای مفیدی را در حافظه Cache جای داد

۳- کاهش جریمه مربوط به درخواست های ناموفق نه باعث برداشت هنوز نیم منشور یا مجبور عزم زمان را


تحمل نماییم تاره را از حافظه اصلی به حافظه Cache منتقل نماییم و سینه را اختیار بردازند قرار دهند. لذا اگر توانیم این زمان را کاهش دیگر در واقع حاکم Cache خود را افزایش دارهایم.

۴- کاهش نرخ miss یعنی دارهای را به احتمال زیاد بردازند برای اجرای دستورات به آنها نیاز دارند از قبل در حافظه Cache آماره لشیم.

۵- جریمه مربوط به درخواست های ناموفق یا نرخ miss را با استفاده از موزی سازی کاهش دیگر.

## 2. Fast Hit via Way Prediction

- Make set-associative caches faster
- Keep extra bits in cache to predict the “way,” or block within the set, of next cache access.
  - Multiplexor is set early to select desired block, only 1 tag comparison performed
  - Miss  $\Rightarrow$  1st check other blocks for matches in next clock cycle
- Accuracy  $\approx 85\%$
- Drawback: CPU pipeline is hard if hit takes 1 or 2 cycles
  - Used for instruction caches vs. L1 data caches
  - Also used on MIPS R10K for off-chip L2 unified cache, way-prediction table on-chip



5/20/2015


ACA H.Corporal

10

هرچه اندازه Cache ترکیبیت باشد تعداد Tag های که باید محتوای آها باشند پردازش آدرس مقابله شود، هر خواهد بود و لذا سرعت این کار انجام من سر و نیز سرعت مشخص نموده که اطلاعات موجود نظر در Cache قرار دارند یا خیر

استفاده از حافظه های انحصاری و راهنمایی بین بین می تواند باعث سرعت زدن Hit در در

## A 4-Way Set-Associative Cache



5/20/2015


ACA H.Corporate

11

همان‌طوره‌نه لغت سُد ابر بخواهیم Hit های خود را افزایش دهیم من توانم از روش‌های پیش‌بینی  
پیش‌بینی روش‌های آدرس رهن استفاده کنیم به این این منظر رم توان از Cache‌های انجمن استفاده  
خود را همین از آنها به صورت پی Cache نگاشت مستقیم عمل کند که جستجوی دارده در آنها  
به صورت معازی انجام سده و در نتیجه سرعت Hit یا جستجوی دارده در حافظه افزایش می‌یابد

## Way Predicting Caches

- Use processor address to index into way prediction table
- Look in predicted way at given index, then:



5/20/2015


ACA H.Corporal

12

وقتی بر دنبال راههای در Cache می‌ریم دو حالت اتفاق می‌افتد :

- ۱ - داده مورد نظر در Cache قرار دارد و به عبارت Hit رخ می‌رسد که در این حالت بسیاری از راههای کمیز سده و به بروز زنده ارسال می‌گردد .
- ۲ - رخ می‌رسد که در این حالت باید برای یافتن داده مورد نظر، در سطوح های بعدی حافظه جستجو گنیم مثلاً اگر اطلاعات مورد نظر در Cache نبود باید بدنیال آن در RAM پردازی و آنرا چنان نیور باید در حافظه جانی جستجو گنیم و همین ترتیب در لوله های بعدی حافظه جستجو گنیم .

## Way Predicting Instruction Cache (Alpha 21264-like)




جستجو در حافظه به دو روش تریس و انتشاری انجام می‌شود و در در سطح حافظه باید بین از این دو روش عمل جستجو را انجام دهم. در بلوک دیگر از این فواید روش برای بینی حافظه های مریط، دستورالعمل های اتان را دارد. توجه شود که حافظه های مریط دارند Cache و دستورالعمل های اباهم تتفاوت نمی‌باشند و برای هر کدام از آنها حافظه های سلسله مرتب جداگانه

داریم.

### 3. Fast (Inst. Cache) Hit via Trace Cache

**Key Idea:** Pack multiple non-contiguous basic blocks into one contiguous trace cache line



- Single fetch brings in multiple basic blocks
- Trace cache indexed by start address and next  $n$  branch predictions

روش بی افزایش سرعت Hit یا کاشت زیست Hit، استفاده از Trace کردن است. کردن معنی جستجو کردن موردنی نیزی جستجو رای صورت پرش از روی بعضی خانه های Trace خانه های خانه های صورت میگیرد اما درروش Trace کردن با آدرس که به هر قسم حافظه مربوط است رستورالعمل را دارد و توان از روی بعضی از خانه های حافظه پرش مغوره ولذا استرالعمل مورد تظر را سریعتر میگیرد اکثر اوقات اطلاعات مربوط به رستورالعمل بدست مجموعه زیاد به طوریست سهم قرار ندارند و هر قسم آن ممکن است درین قسم از حافظه ذخیره شود. در اینحالت در انتها هر قسم، آدرس شروع قسمت بعد را قارئی داشتم. اگر بخواهیم از Cache بین صورت استفاده غاییم من توانیم از اسارتاره در استفاده کشم بین صورت که اگر اخلاق ای را که نیاز داریم درین قسم نمود، در آنضورت باسی پردازی مارا به قسمت بعدی راهنمایی کند. در اینحالت لازم است حام بلاک های حافظه برای یافتن را دارد موردنظر جستجو را نیز آدرس قسمت بعدی در میان اینها نباید از روی آن پرش مغوره و جستجو را در بلاک مورداشاره انجام من داشتم. لذا استفاده از Trace کردن باعث افزایش سرعت جستجو میگردد.

### 3. Fast Hit times via Trace Cache

- Trace cache in Pentium 4
  1. Dynamic instr. traces cached (in level 1 cache)
  2. Cache the micro-ops vs. x86 instructions
    - Decode/translate from x86 to micro-ops on trace cache miss
- +  $\Rightarrow$  better utilize long blocks (don't exit in middle of block, don't enter at label in middle of block)
  - $\Rightarrow$  complicated address mapping since addresses no longer aligned to power-of-2 multiples of word size
  - $\Rightarrow$  instructions may appear multiple times in multiple dynamic traces due to different branch outcomes

استفاده از Trace در دن اولین بار در Pentium 4 مورد استفاده قرار گرفت.

نکات مثبت در Trace در دن:

هر صفحه بلوک های داره بزرگتر باشد بجزءی بیشتر خواهد بود. توجه نمود که در روش Trace در دن وقت در یک بلوک مُفروض جستجو و فیلم اسکان اینکه از وسط بلوک عمل بریش را انجام دار اسکان ندارد و لازم است جستجوی بلوک تا آنها انجام شود لیعنی یک بلوک را حامل جستجو عنوده و سپس براساس اطلاعات و آدرس که از این بلوک بدست من آید، به بلوک دیگر بریش من نماییم.

نکات منفی در Trace در دن:

— هر صفحه نحاست آدرس رهی بسیار طراحتر است، Hit ها طولانی تر خواهد بود زیرا مرتب تعداد بخش های آدرس یا تعداد مولفه های آدرس کمتر باشد، Hit سرعتی خواهیم داشت زیرا در آدرس رهی بسیار آدرس یا تعداد مولفه های آدرس کمتر باشد، Hit سرعتی خواهیم داشت زیرا در آدرس رهی بسیار نیاز به تعداد بالاتر بملکس های بیشتری داریم که این امر باعث تأخیر پیشتر شده و زمان جستجو طولانی تر خواهد بود.

— آندر Cache مورد استفاده برای ذخیره و استرالعمل باشد، این دستورالعمل شحفی من تعاند در زمانهای متفاوت و در بخش های مختلف برنامه مورد استفاده قرار گیرد. در روش Trace در دن روش زمانی مجبور به استفاده از روش تریس لفیتم و چون مصیار Trace در دن محض صادر استور دن انتشاری چون راهی معيار را بابت و مقتضی غنی باشد لذا برای دستورالعمل داروشن Trace در دن روش مناسبی<sup>1</sup> داشته باشد در صورتیم برای Cache های که مربوط به دستیار استند مناسب من باشد. راهی کاشش Hit time من باشد در صورتیم برای Cache های که مربوط به دستیار استند مناسب من باشد.

#### 4: Increasing Cache Bandwidth by Pipelining

- Pipeline cache access to maintain bandwidth, but higher latency
- Nr. of Instruction cache access pipeline stages:
  - 1: Pentium
  - 2: Pentium Pro through Pentium III
  - 4: Pentium 4
- ⇒ greater penalty on mispredicted branches
- ⇒ more clock cycles between the issue of the load and the use of the data

دیگر روش های افزایش بردوری Cache های پیشرفته، افزایش چنانی بازدید استفاده از pipeline می باشد. همانطور که لفته سده توان حافظه های چندسلخی را به صورت پشت سرهم قرار می رهیم مانند مانند که به صورت pipeline عمل نکند، در تظریگیریم.

استفاده از روشن pipeline در Cache های برای حافظه های دسترسی باشد، روشن فناوری نیست و برعکس این روشن برای Cache های مربوط به دسترسی العل ها مناسب می باشد.

رای هر انسان ممتاز است، اما آنی تعریف عمرد. نیلا ملی پردازنده، کندانی عمارت است از قدر انعام دستور العمل در واحد زمان

$$CPU\ time = \left( \frac{\text{مدت زمان اجرای رستر}}{\text{توسط پردازندگی}} + \frac{\text{از حافظه}}{\text{واکنش رستر}} \right)$$

٦

$$\text{cpu time} = \left( \frac{\text{ساعت ملاک های مورد نیاز سرای اجرای رستر}}{\text{ساعت ملاک های مورد نیاز برای داشتن رستر از حافظه}} + \right) * \text{clock cycle}$$

لائم، ذراست درست کمیسیون تعداد کلاک‌های مورد نیاز برای خواهد و نوشت باهم بر این باشد و تعداد آنها کاملاً متفاوت می‌باشد. لذا در تعداد کلاک‌های مورد نیاز برای دسترسی به حافظه، ناید هم کلاک‌های مربوط به خواهد و هم کلاک‌های مربوط به نوشت بردار تظریک بگیریم که در واقع مجموع آنها در نظر گرفته منشور.

$$\text{سیارهای موردنیاز} = (\text{Read clocks} + \text{write clocks})$$

کارآیی حافظه باید در اجرای سیستم مورد بررسی قرار گیرد نه سیستم را اندوخته مدار کلک خواندن و نوشت میان داشته باشند، هر سیستم از آنها به دارای چشم حافظه بیشتری است دارای کارآیی بالاتری خواهد بود زیرا استدار Miss های که رخ من رده نمی‌باشد زیرا تعداد رستورات بیشتری از زیاد نمی‌باشد در حافظه قرار دارد. تعداد رستورات ارجاع، حافظه خواندن ارجاع، حلقه  $m \Rightarrow n \Rightarrow p$  برای از احاطه

$$\text{Read clock} = \frac{m_i}{n} \times (\text{Read hit Rate clock}) \times (\text{Read Miss Rate Penalty})$$

متدار ملاک های سریع بازبازی      نتعداد نلاک های رزیان و قرعه hits  
نقدار را تورست ارجاع، هاتم بوسن  
در حافظه miss رفع من رفه

$$\text{write clock} = \frac{m_r}{n} \times (\text{write hit Rate clock}) \times (\text{write Miss Rate Penalty}) + \text{write Buffer clock}$$

باید توجه نموده‌یین حواندن و نوشت در حافظه تفاوت وجود دارد و آن این است که وقت پردازندۀ‌ای نیاز به حواندن از حافظه دارد، آدرس آن تولید شده و جستجوی گرد و با توجه به کلک‌های hit و miss ر صورت ایجاد miss، بکسر تعداد کلکی ایجاد می‌شود و در زمانی دارد مورد تظر بی‌اسد و توسط پردازندۀ استقاده می‌گردد که در اینحالات پردازندۀ منظر خواندن می‌ماند تا در ادامه، اجرای رستورات خوش را حامل کند یعنی در زمان حواندن تا پردازندۀ چنین دریافت نکند کاری انجام نمی‌دهد و نتیجه می‌ماند تا عمل خواندن انجام شود و در صورتیم در زمان نوشت پردازندۀ منظر نمی‌ماند بلکه اطلاعاتی به قرار است در حافظه نوشت شود را در درون بافر قرار می‌دهد لذا مدت زمانی برای نوشت زمان را در بافر نیاز نمی‌باشد و حون این عمل بکسر بار نیاز است لذا تأثیر

آن در رابطه به صورت جمع قرار داره می‌شود.  
 AMT : Access Memory Time  
 سیانگین مدت زمان دسترسی حافظه

در حافظه‌ای که دارای بکسر مدت زمان hit و بکسر نخ miss می‌باشد، میانگین مدت زمان دسترسی به حافظه (AMT) به صورت زیر بیست می‌آید. در اینالت صحبت از کارآئی در میان نمی‌باشد.

$$AMT = \frac{\text{hit time}}{\text{مدت زمان دسترسی}} + \left( \frac{\text{miss rate}}{\text{برقق حافظه}} \times \frac{\text{(miss time)}}{\text{باواقعیت miss}} \right)$$

توجه شود برای سر miss حتی بکسر hit نخ می‌رهد یعنی ابتدا باید حافظه جستجو شود تا شخص سطح‌های بایسین تر برسد. مدت زمانی که حافظه‌ها محدودیت باعث ایجاد دور خذار hit و miss می‌شود.

حافظه‌های Cache حافظه‌های محدودی داشته‌اند و همین محدودیت باعث ایجاد دور خذار hit و miss می‌شود. زمانیکه miss نخ می‌رهد یعنی راههای مورد نظر حافظه قرار ندارند و باید بکسر خوش این اطلاعات از حافظه‌های سطح‌های بعدی به حافظه Cache منتقل شود. از طرف دوست این انتقال ممکن است صریحت حافظه Cache بکسر باشد و بکسر مجبوریم ابتدا راههای را از حافظه حذف نموده و آن را به حافظه اصلی انتقال دهیم و به جای آن داره مورد نظر را از Cache حافظه اصلی به حافظه Cache منتقل کنیم.

آنینه که از راه دعا از حافظه Cache حذف شود تا مقتنای خالی برای انتقال داده مورد تصریح از حافظه اصلی، حافظه Cache فراهم شود در واقع تکنیکی است که برای جای نزدیکی با Replacement استفاده می‌کنیم که این امر بسیار سریع کار آمیز Cache تا مشغول زیر داده‌ای را که بعداً مورد تنیاز است از حافظه Cache بدلیل نبودن جای کافی خارج نماییم عملی باعث منع شویم که در زمانهای بعد miss رخ دهد.

اگر سوانح الملاعی را  
نه چاچیا من لیم در جای  
قرار دیم نه در زمانهای  
بعد تداخیلی با راده های  
دیگر نداشتم با سعد مرتو  
محبین بود که میزان  
دارم miss Rate ایم

# جای نزاری

# Cache Replacement Policies

Prof. Mikko H. Lipasti  
University of Wisconsin-Madison

ECE/CS 752 Spring 2012

علاوه بر Cache Replacement چند بار استریک نیز وصوله دارد که بر روی کارایی Cache تأثیر دارد.

لناسایی با اینکو در حافظه

بیانات رئویس در حافظه

# Cache Design: Four Key Issues

- These are:
    - جای دہی Placement
      - Where can a block of memory go?
    - نشانی یا Identification
      - How do I find a block of memory?
    - Replacemnt
      - How do I make space for new blocks?
    - میاست Write Policy
      - How do I propagate changes?
  - Consider these for caches
    - Usually SRAM
  - Also apply to main memory, disks

© 2005 Mikko Lipasti

1

پارامترهای تأثیرگذار بر کار آنی حافظه Cache عبارتند از:

placement - یا جای دهن بعنوان اینم داده های جدیدی را به وارد حافظه Cache می کنیم در لجای حافظه قرار دهیم.

Identification - شناسایی یا جای تجویز حافظه بعنوان جنبه های در حافظه هم صورت باشد. آیا به صورت ترتیبی یا بلوک بلوک شده باشد و آیا به صورت موازی ماتریس حافظه های اتصالی صورت نمی دارد که این امر بیارزیار بروی سرعت و سحره وری Cache تأثیر دارد.

Replacement - یا جایگزینی بعنوان اینم وقت حافظه Cache چراست که اسی از خانه های حافظه را خارج کنیم که بعد از آن نیاز نداشتیم باشیم.

Write Policy - بعنوان سیاست درنوشتن حافظه Cache کی حافظه کامل موقت است و زمانی که جایگزینی قطع شود، اطلاعات حافظه Cache هم ازین مرور پس نباشند زمانی که بیکنی از اطلاعات درون Cache قدری داشتم که برای اجرای رستورات، این اطلاعات باید تغییر بیندازاید، حال سیاست درنوشتن را به کار ببریم که این تغییرات بروی داره اصلی نیز اعمال شود که این امر مرتبط با Write Policy می باشد.

درستیات ها، حافظه های و میریت برای هم نهادن جای رهن در لحاظ انجام شود.  
در حافظه Cache، جای رهن به صورت سُب روشن ثابت و از قبل تعیین شده می باشد فعلاً  
به صورت نگاشت مستقیم یا استفاده از حافظه های انحصاری و یا تعام انحصاری انجام نشود.  
در حافظه اصلی، عمل جای رهن توسط سیستم عامل مشخص می شود.

## Placement


Memory Type	Placement	Comments
Registers	Anywhere; Int, FP, SPR	Compiler/programmer manages
Cache (SRAM)	Fixed in H/W	<i>Direct-mapped, set-associative, fully-associative</i>
DRAM	Anywhere	O/S manages
Disk	Anywhere	O/S manages

© 2005 Mikko Lipasti

3

## Placement

- Address Range
  - Exceeds cache capacity
- Map address to finite capacity
  - Called a *hash*
  - Usually just masks high-order bits
- *Direct-mapped*
  - Block can only exist in one location
  - Hash collisions cause problems




© 2005 Mikko Lipasti

4

## Identification

- *Fully-associative*
  - Block can exist anywhere
  - No more hash collisions
- *Identification*
  - How do I know I have the right block?
  - Called a *tag check*
    - Must store address tags
    - Compare against address
- *Expensive!*
  - Tag & comparator per block




© 2005 Mikko Lipasti

5

## Placement

- *Set-associative*
  - Block can be in  $a$  locations
  - Hash collisions:
    - $a$  still OK
- *Identification*
  - Still perform *tag check*
  - However, only  $a$  in parallel



© 2005 Mikko Lipasti

6

سایز حافظه Cache محدود است. وقتی هیچ حافظه Cache پر شود و نیاز است رادههای را در آن قرار دیم، چه استراتژی را برای آن به کار ببریم؟ کلام داره را باید خالی با آن خارج نموده و داره جدید را به جای آن قرار دیم. استراتژی Replacement بسازی باربر روی hit و miss اخونزار است.

## Replacement

- Cache has finite size
  - What do we do when it is full?
- Analogy: desktop full?
  - Move books to bookshelf to make room
  - Bookshelf full? Move least-used to library
  - Etc.
- Same idea:
  - Move blocks to next level of cache

© 2005 Mikko Lipasti

7

در زمانیه Cache خالی است و بروزگرده شروع به کار نمیکند، در ابتدا برای همه دارهای miss رفع می‌ردد. سینه برای اولین ارجاع هنگام miss رفع می‌ردد. این امر به همین عکوای قابل مضم بتوش و حذف نمی‌باشد.

## Cache Miss Rates: 3 C's [Hill]

- Compulsory miss or Cold miss
  - First-ever reference to a given block of memory
  - Measure: number of misses in an infinite cache model
- Capacity
  - Working set exceeds cache capacity
  - Useful blocks (with future references) displaced
  - Good replacement policy is crucial!
  - Measure: additional misses in a fully-associative cache
- Conflict
  - Placement restrictions (not fully-associative) cause useful blocks to be displaced
  - Think of as capacity within set
  - Good replacement policy is crucial!
  - Measure: additional misses in cache of interest

8

استفاده از طرقیت‌های بزرگ حافظه Cache آندره در ابتدا باعث افزایش miss rate می‌ردد. اما در راز مدست، آنراز روش‌های مناسب حای رهن استفاده شود باعث ناش نزخ miss rate می‌ردد.

## Replacement

- How do we choose *victim*?
  - Verbs: *Victimize, evict, replace, cast out*
- Many policies are possible
  - FIFO (first-in-first-out)
  - LRU (least recently used), pseudo-LRU
  - LFU (least frequently used)
  - NMRU (not most recently used)
  - NRU
  - Pseudo-random (yes, really!)
  - Optimal
  - Etc

© 2005 Mikko Lipasti

9

## Optimal Replacement Policy?

[Belady, IBM Systems Journal, 1966]

- Evict block with longest reuse distance
  - i.e. next reference to block is farthest in future
  - Requires knowledge of the future!
- Can't build it, but can model it with trace
  - Process trace in reverse
  - [Sugumar&Abraham] describe how to do this in one pass over the trace with some lookahead (Cheetah simulator)
- Useful, since it reveals ***opportunity***
  - (X,A,B,C,D,X): LRU 4-way SA \$, 2<sup>nd</sup> X will miss

© 2005 Mikko Lipasti

10

هر خواصیم پنجم جای نزاری به هر روش انجام سُور زیرا الگوریتم های مختلف برای جای نزاری وجود دارد. معین در زمانی هر حافظه Cache براسن، کدام اطلاعات را حذف غایب نماید اطلاعات جدید جایگزین آن شود.

- FIFO: ساده ترین روش آن است که هر کدام نه اول آمده است زودتر نیز خارج شود. این روش برای استفاده از رستورالعمل ها بسیار مناسب می باشد زیرا دستورات به صورت ترتیبی و خطی به خط و پشت سرهم اجرا شوند در صورتیم برای دستوراتی که مغایر باشند ترتیبی که ترتیب مرکوند، استفاده غیر ممکن است که متغیر در حین جای برمایم استفاده شود و یا فقط درست خط از برنامه استفاده نماید.

- LRU: در این روش داره ای که در مدت زمان دورتر از استفاده شده و یا مدت زمانی از آن استفاده نشده است محبت جای نزاری انتخاب می شود. این روش یک استراتژی است که بیان می کند داره ای که حینی وقت بیش از مدت زمانی است که استفاده نشده است به اهمیت زیاد در آئینه نزدیک هم استفاده نماید.

- LFU: روش دیگری که وجود رار آن است که داره ای که اخیراً استفاده شده ممکن است تا مدت زیادی از آن استفاده نماید.

- NMRU: این روش هم صورت الگوریتم عمل کند و حیون استفاده از الگوریتم باعث صرف زمانی زیاد نماید اما این روش را کاهش نماید.

- NRU: تقریباً شبیه NMRU است.

- Pseudo-Random: در این روش بین از داره های صورت رندوم انتخاب می شوند نامیم که هم صورت 50-50 می باشد. البته تعابع رندوم باید عادلانه بوده و دارای توزیع بیسانی باشند.

- Optimal: در این روش هم توان اولویت دهنده کند از داره ها خارج تا داره جدید جایگزین آن شود.

\* نکته ای که باید توجه غور آن است که همه این روش های همی و درجه جا مناسب نیستند.