



نام درس: معماری کامپیوتر مشخصه:

نام استاد: ولیزاده

تعداد صفحه سؤال: ۳ جزوه بسته جزوه باز تاریخ امتحان:

مدت زمان پاسخگویی: ۱۲۰ دقیقه وسایل مجاز:

صفحه اول

برگه سؤال امتحان پایان نیمسال: اول

سال تحصیلی: ۸۶-۸۷

رشته: کامپیوتر مقطع: کارشناسی

نام و نام خانوادگی دانشجو:

شماره دانشجویی:

شماره صندلی:

۱- برنامه زیر را در نظر گرفته و به سؤالهای زیر پاسخ دهید.

الف) تعداد دستورات استاتیکی برنامه را مشخص کنید. (۵)

ب) تعداد دستورات دینامیکی برنامه را بدست آورید. (۵)

ج) با فرض اینکه دستورات `slt` و `beq` هر کدام در سه کلاک، دستور `jump` در دو کلاک و بقیه دستورات در یک کلاک انجام

بگیرند تعداد کلاکهای لازم برای اجرای برنامه را بدست آورید. (۵)

د) CPI این برنامه را بدست آورید. (۵)

```
addi $v0, $0, 0
addi $t0, $0, 0
addi $t1, $0, 15
Loop:slt $t2, $t0, $t1
    beq $t2, $0, exit
    addi $t0, $t0, 2
    add $v0, $v0, $t0
    j Loop
exit: .....
```

۲- فرض کنید سخت افزار یک پردازنده را طوری بهبود دهیم که در آن CPI دستورات ممیز شناور نصف گردد. اگر زمان اجرای یک

برنامه فرضی قبل از بهبود ۲۰ ثانیه و نصف زمان اجرای برنامه مربوط به دستورات ممیز شناور باشد، در این صورت

الف) زمان اجرای برنامه را بعد از بهبود بدست آورید. (۵ نمره)


ب) میزان افزایش سرعت (`speed up`) با انجام این تغییر چقدر خواهد بود؟ (۵ نمره)

۳- یک ALU یک بیتی طراحی کنید که عملیات `AND`، `NAND`، `OR`، `NOR` و `XOR` را برای دو بیت `a` و `b` انجام دهد. (۵ نمره)

۴- با توجه به مسیر داده شکل زیر سیگنالهای کنترلی موجود در جدول زیر را طوری مقاردهی کنید که دستور مورد نظر اجرا شود.

(۲۰ نمره)

	MemToReq	ALUSrc	ReqDst	PCSrc	RegWrite
lw					
add					
bne					
sw					



۵- می‌خواهیم یک پردازنده single cycle را با یک پردازنده پایپلاین شده ۵ مرحله‌ای که پایپلاین شده همان single cycle است، مقایسه کنیم. با فرض اینکه تأخیر حافظه‌ها ۲ نانو ثانیه و تأخیر ALU و خواندن و نوشتن رجیستر فایل هر کدام ۱ نانو ثانیه باشد و از تأخیر بقیه قسمت‌های مدار چشم‌پوشی کنیم به سؤال‌های زیر جواب دهید.

(الف) فرکانس کلاک پردازنده single cycle را بدست آورید. (۵)

(ب) فرکانس کلاک پردازنده پایپلاین شده را بدست آورید. (۵)

(پ) زمان اجرای ۵ دستور را بر روی این دو پردازنده بدست آورید. (۱۰)

(ت) سرعت پردازنده پایپلاین چند برابر پردازنده single cycle است (speed up)؟ (۲)

(ث) حداکثر speedup را برای پردازنده پایپلاین شده نسبت به حالت بدون پایپلاین بدست آورید. (۳)

۶- یک رجیستر فایل (Register File) با ۸ رجیستر ۳۲ بیتی را طوری طراحی کنید که قابلیت خواندن همزمان ۳ رجیستر را داشته باشد. (۱۰ نمره)

۷- در نظر داریم که دستورالعمل jr (پرش رجیستری) را به مسیر داده پردازنده single cycle سؤال ۴ اضافه کنیم. هر مسیر داده و سیگنال کنترلی را که لازم می‌دانید به این شکل اضافه کنید تا این دستورالعمل پشتیبانی شود. (۱۰ نمره)  
یادآوری: دستور jr از دستورات نوع R و یک دستور پرش بدون شرط است. آدرس مقصد در این دستور پرش، محتوای رجیستری است که در دستور آمده است. به طور مثال در دستور jr \$rs آدرس پرش محتوای داخل رجیستر rs خواهد بود. فرمت دستور jr به صورت زیر است.

000000	rs	00000	00000	00000	001000
6	5	5	5	5	6

## سؤال اختیاری (۱۰ نمره)

- ۸- قطعه برنامه زیر را در نظر بگیرید و با فرض داشتن یک پایپلاین ۵ مرحله‌ای به سؤالات زیر جواب دهید.
- الف) وابستگی‌های داده‌ای موجود در این قطعه برنامه را مشخص کنید.
- ب) مسیرهای forwarding را برای این قطعه کد نشان دهید. stall ها یا حباب‌های لازم را نیز نشان دهید.
- ج) این قطعه کد در چند کلاک اجرا می‌شود؟
- د) اگر فرکانس کلاک پردازنده ۱۰۰ مگاهرتز باشد زمان اجرای این قطعه کد را بدست آورید.

add \$3, \$4, \$5  
sub \$6, \$3, \$7  
lw \$2, 300(\$3)  
add \$8, \$9, \$2  
sub \$11, \$12, \$6